ਉਤਪਾਦ ਗੁਣ

ਮਾਈਕ੍ਰੋਸੇਮੀ

ਮਾਈਕ੍ਰੋਸੇਮੀ ਕਾਰਪੋਰੇਸ਼ਨ, ਜਿਸਦਾ ਮੁੱਖ ਦਫਤਰ ਇਰਵਿਨ, ਕੈਲੀਫੋਰਨੀਆ ਵਿੱਚ ਹੈ, ਉੱਚ-ਪ੍ਰਦਰਸ਼ਨ ਵਾਲੇ ਐਨਾਲਾਗ ਅਤੇ ਮਿਸ਼ਰਤ-ਸਿਗਨਲ ਏਕੀਕ੍ਰਿਤ ਸਰਕਟਾਂ ਅਤੇ ਉੱਚ-ਭਰੋਸੇਯੋਗਤਾ ਸੈਮੀਕੰਡਕਟਰਾਂ ਦਾ ਇੱਕ ਪ੍ਰਮੁੱਖ ਡਿਜ਼ਾਈਨਰ, ਨਿਰਮਾਤਾ ਅਤੇ ਮਾਰਕੀਟਰ ਹੈ ਜੋ ਪਾਵਰ ਸਪਲਾਈ ਦਾ ਪ੍ਰਬੰਧਨ ਅਤੇ ਨਿਯੰਤਰਣ ਜਾਂ ਨਿਯੰਤ੍ਰਣ ਕਰਦੇ ਹਨ, ਅਸਥਾਈ ਵੋਲਟੇਜ ਸਪਾਈਕ ਅਤੇ ਟ੍ਰਾਂਸਮਿਟ ਤੋਂ ਸੁਰੱਖਿਆ ਕਰਦੇ ਹਨ। , ਸਿਗਨਲ ਪ੍ਰਾਪਤ ਕਰੋ ਅਤੇ ਵਧਾਓ।

ਮਾਈਕ੍ਰੋਸੇਮੀ ਦੇ ਉਤਪਾਦਾਂ ਵਿੱਚ ਸਟੈਂਡਅਲੋਨ ਕੰਪੋਨੈਂਟ ਅਤੇ ਏਕੀਕ੍ਰਿਤ ਸਰਕਟ ਹੱਲ ਸ਼ਾਮਲ ਹਨ ਜੋ ਪ੍ਰਦਰਸ਼ਨ ਅਤੇ ਭਰੋਸੇਯੋਗਤਾ ਵਿੱਚ ਸੁਧਾਰ ਕਰਕੇ, ਬੈਟਰੀਆਂ ਨੂੰ ਅਨੁਕੂਲ ਬਣਾਉਣ, ਆਕਾਰ ਨੂੰ ਘਟਾਉਣ ਅਤੇ ਸਰਕਟਾਂ ਦੀ ਸੁਰੱਖਿਆ ਕਰਕੇ ਗਾਹਕਾਂ ਦੇ ਡਿਜ਼ਾਈਨ ਨੂੰ ਵਧਾਉਂਦੇ ਹਨ।ਐਪਲੀਕੇਸ਼ਨਾਂ।

ਮਾਈਕ੍ਰੋਸੇਮੀ ਵਿਖੇ FPGAs ਦੀ ਜਾਣ-ਪਛਾਣ

ਮਾਈਕ੍ਰੋਸੇਮੀ ਨੇ 2010 ਵਿੱਚ ਐਕਟਲ ਹਾਸਲ ਕੀਤਾ, ਜਿਸ ਨਾਲ ਮਾਈਕ੍ਰੋਸੇਮੀ ਦੇ ਐਫਪੀਜੀਏ ਤਿੰਨ ਦਹਾਕੇ ਪੁਰਾਣੇ ਸਨ।ਐਕਟਲ ਦੇ ਐਫਪੀਜੀਏ ਪਿਛਲੇ ਦਹਾਕੇ ਵਿੱਚ 300 ਤੋਂ ਵੱਧ ਸਪੇਸ ਪ੍ਰੋਗਰਾਮਾਂ ਵਿੱਚ ਸਫਲਤਾਪੂਰਵਕ ਵਰਤੇ ਗਏ ਹਨ, ਇਹ ਸਾਬਤ ਕਰਦੇ ਹਨ ਕਿ ਐਕਟਲ ਦੇ ਐਫਪੀਜੀਏ ਬਿਨਾਂ ਸ਼ੱਕ ਭਰੋਸੇਯੋਗ ਹਨ।

ਐਂਟੀ-ਫਿਊਜ਼ ਯੰਤਰ ਮੁੱਖ ਤੌਰ 'ਤੇ ਮਿਲਟਰੀ ਮਾਰਕੀਟ ਲਈ ਸਨ ਅਤੇ ਨਾਗਰਿਕ ਬਾਜ਼ਾਰ ਲਈ ਖੁੱਲ੍ਹੇ ਨਹੀਂ ਸਨ, ਇਸਲਈ ਐਕਟਲ ਦੀ ਪ੍ਰਭਾਵ 2002 ਤੱਕ ਹਮੇਸ਼ਾ ਅਸਪਸ਼ਟ ਸੀ ਜਦੋਂ ਇਸਦੇ ਨਵੀਨਤਾਕਾਰੀ ਫਲੈਸ਼-ਅਧਾਰਿਤ ਐਫਪੀਜੀਏ ਪੇਸ਼ ਕੀਤੇ ਗਏ ਸਨ, ਐਕਟਲ ਦੇ ਰਹੱਸ ਦਾ ਪਰਦਾਫਾਸ਼ ਕਰਦੇ ਹੋਏ, ਜੋ ਕਿ ਹੌਲੀ-ਹੌਲੀ ਬਣ ਗਿਆ ਹੈ। ਇਸ ਦਾ ਨਾਗਰਿਕ ਬਾਜ਼ਾਰ ਦਾ ਰਸਤਾ ਹੈ ਅਤੇ ਹਰ ਕਿਸੇ ਨੂੰ ਜਾਣਿਆ ਜਾਂਦਾ ਹੈ।ਪਹਿਲਾ ਫਲੈਸ਼ ਆਰਕੀਟੈਕਚਰ FPGA ProASIC ਸੀ, ਜਿਸ ਦੀਆਂ ਸਿੰਗਲ-ਚਿੱਪ ਵਿਸ਼ੇਸ਼ਤਾਵਾਂ CPLDs ਦੇ ਬਰਾਬਰ ਅਤੇ ਘੱਟ ਪਾਵਰ ਖਪਤ ਅਤੇ CPLDs ਤੋਂ ਪਰੇ ਉੱਚ ਸਮਰੱਥਾ ਦੀਆਂ ਵਿਸ਼ੇਸ਼ਤਾਵਾਂ ਨੇ ਵਿਕਾਸ ਇੰਜੀਨੀਅਰਾਂ ਦੀ ਪ੍ਰਸ਼ੰਸਾ ਜਿੱਤੀ, ਅਤੇ ਵੱਧ ਤੋਂ ਵੱਧ ਲੋਕਾਂ ਨੇ ਫਲੈਸ਼ ਆਰਕੀਟੈਕਚਰ FPGAs ਦੀ ਵਰਤੋਂ ਅਸਲੀ CPLDs ਨੂੰ ਬਦਲਣ ਲਈ ਕੀਤੀ ਅਤੇ SRAM FPGAs.

ਜਿਵੇਂ ਕਿ ਸਮਾਜ ਦੀਆਂ ਲੋੜਾਂ ਬਦਲਦੀਆਂ ਰਹਿੰਦੀਆਂ ਹਨ, ਐਕਟਲ ਲਗਾਤਾਰ ਆਪਣੀ FPGA ਤਕਨਾਲੋਜੀ ਵਿੱਚ ਸੁਧਾਰ ਕਰ ਰਿਹਾ ਹੈ, FPGAs ਦੇ ਫੰਕਸ਼ਨਾਂ ਅਤੇ ਅੰਦਰੂਨੀ ਸਰੋਤਾਂ ਨੂੰ ਲਗਾਤਾਰ ਸ਼ੁੱਧ ਅਤੇ ਭਰਪੂਰ ਕਰ ਰਿਹਾ ਹੈ, ਅਤੇ 2005 ਵਿੱਚ Actel ਨੇ ਫਲੈਸ਼ ਆਰਕੀਟੈਕਚਰ FPGAs - ProASIC3/E ਦੀ ਤੀਜੀ ਪੀੜ੍ਹੀ ਦੀ ਸ਼ੁਰੂਆਤ ਕੀਤੀ।ProASIC3/E ਦੀ ਸਫਲ ਸ਼ੁਰੂਆਤ ਨੇ ਵਿਕਾਸ ਦੀ ਇੱਕ ਨਵੀਂ ਲਹਿਰ ਦੀ ਸ਼ੁਰੂਆਤ ਕੀਤੀ।ProASIC3/E ਦੀ ਸਫਲ ਸ਼ੁਰੂਆਤ ਨੇ FPGAs ਵਿਚਕਾਰ ਇੱਕ ਨਵੀਂ "ਲੜਾਈ" ਦੀ ਸ਼ੁਰੂਆਤ ਕੀਤੀ।ProASIC3/E ਪਰਿਵਾਰ ਨੂੰ ਖਪਤਕਾਰਾਂ, ਆਟੋਮੋਟਿਵ, ਅਤੇ ਹੋਰ ਲਾਗਤ-ਸੰਵੇਦਨਸ਼ੀਲ ਐਪਲੀਕੇਸ਼ਨਾਂ ਲਈ ਪੂਰੀ-ਵਿਸ਼ੇਸ਼ਤਾ ਵਾਲੇ, ਘੱਟ ਲਾਗਤ ਵਾਲੇ FPGAs ਦੀ ਮਜ਼ਬੂਤ ​​ਮਾਰਕੀਟ ਮੰਗ ਦੇ ਜਵਾਬ ਵਿੱਚ ਤਿਆਰ ਕੀਤਾ ਗਿਆ ਸੀ।ਹੇਠ ਲਿਖੇ ਐਕਟਲ ਦੇ ਉਤਪਾਦ ਹਨ।

ਫਿਊਜ਼ਨ: ਐਨਾਲਾਗ ਕਾਰਜਕੁਸ਼ਲਤਾ ਵਾਲਾ ਉਦਯੋਗ ਦਾ ਪਹਿਲਾ FPGA, SoC ਨੂੰ ਅਸਲੀਅਤ ਬਣਾਉਣ ਲਈ 12-ਬਿੱਟ AD, ਫਲੈਸ਼ ਮੈਮੋਰੀ, RTC, ਅਤੇ ਹੋਰ ਹਿੱਸਿਆਂ ਨੂੰ ਏਕੀਕ੍ਰਿਤ ਕਰਦਾ ਹੈ।

IGLOO: ਇੱਕ ਵਿਲੱਖਣ ਫਲੈਸ਼ *ਫ੍ਰੀਜ਼ ਸਲੀਪ ਮੋਡ ਦੇ ਨਾਲ ਇੱਕ ਅਤਿ-ਘੱਟ ਪਾਵਰ FPGA, ਜਿਸ ਵਿੱਚ ਸਭ ਤੋਂ ਘੱਟ ਬਿਜਲੀ ਦੀ ਖਪਤ 5µW ਤੱਕ ਹੁੰਦੀ ਹੈ ਅਤੇ RAM ਅਤੇ ਰਜਿਸਟਰਾਂ ਦੀ ਸਥਿਤੀ ਨੂੰ ਸੁਰੱਖਿਅਤ ਰੱਖਿਆ ਜਾਂਦਾ ਹੈ।

IGLOO2: IGLOO 'ਤੇ ਅਧਾਰਤ ਅਨੁਕੂਲਿਤ I/O, ਸ਼ਾਨਦਾਰ I/O ਪੋਰਟਾਂ ਦੀ ਪੇਸ਼ਕਸ਼ ਕਰਦਾ ਹੈ, Smitter ਟਰਿੱਗਰ ਇਨਪੁਟਸ ਲਈ ਸਮਰਥਨ, ਹੌਟ-ਪਲੱਗਿੰਗ, ਅਤੇ ਹੋਰ ਵਿਸ਼ੇਸ਼ਤਾਵਾਂ।

ProASIC3L: ProASIC3 ਦੀ ਉੱਚ ਕਾਰਗੁਜ਼ਾਰੀ ਹੀ ਨਹੀਂ ਸਗੋਂ ਘੱਟ ਪਾਵਰ ਖਪਤ ਵੀ ਹੈ।

ਨੈਨੋ: ਉਦਯੋਗ ਦੀ ਸਭ ਤੋਂ ਘੱਟ ਬਿਜਲੀ ਦੀ ਖਪਤ FPGA, 2µW ਦੀ ਘੱਟੋ-ਘੱਟ ਸਥਿਰ ਬਿਜਲੀ ਦੀ ਖਪਤ ਦੇ ਨਾਲ, ਇੱਕ ਅਤਿ-ਛੋਟਾ 3mm*3mm ਪੈਕੇਜ ਅਤੇ US$0.46 ਦੀ ਅਤਿ-ਘੱਟ ਸ਼ੁਰੂਆਤੀ ਕੀਮਤ ਦੀ ਵਿਸ਼ੇਸ਼ਤਾ ਹੈ।

ਇਹ ਸੀਰੀਜ਼ ਸਾਰੀਆਂ ਐਕਟਲ ਦੀ ਤੀਜੀ ਪੀੜ੍ਹੀ ਦੇ ਫਲੈਸ਼ ਆਰਕੀਟੈਕਚਰ FPGAs ਦਾ ਹਿੱਸਾ ਹਨ, ਜਿਨ੍ਹਾਂ ਦੀਆਂ ਵੱਖ-ਵੱਖ ਵਿਸ਼ੇਸ਼ਤਾਵਾਂ ਵੱਖ-ਵੱਖ ਬਾਜ਼ਾਰਾਂ ਦੀਆਂ ਲੋੜਾਂ ਨੂੰ ਪੂਰਾ ਕਰ ਸਕਦੀਆਂ ਹਨ ਅਤੇ ਉਪਭੋਗਤਾਵਾਂ ਨੂੰ ਉਹਨਾਂ ਦੇ ਉਤਪਾਦਾਂ ਦੀ ਮੁਕਾਬਲੇਬਾਜ਼ੀ ਨੂੰ ਵਧਾਉਣ ਲਈ ਵਿਕਲਪਾਂ ਦੀ ਇੱਕ ਵਿਸ਼ਾਲ ਸ਼੍ਰੇਣੀ ਅਤੇ ਅਚਾਨਕ ਪ੍ਰਭਾਵ ਲਿਆ ਸਕਦੀਆਂ ਹਨ।ਆਓ ਐਕਟਲ ਦੀ ਤੀਜੀ ਪੀੜ੍ਹੀ ਦੇ ਫਲੈਸ਼ ਆਰਕੀਟੈਕਚਰ FPGAs ਦੀਆਂ ਦਿਲਚਸਪ ਵਿਸ਼ੇਸ਼ਤਾਵਾਂ 'ਤੇ ਇੱਕ ਨਜ਼ਰ ਮਾਰੀਏ।

ਪੋਲਰਫਾਇਰ FPGA ਪਰਿਵਾਰ

ਮਾਈਕ੍ਰੋਸੇਮੀ ਦੇ ਪੋਲਰਫਾਇਰ ਐਫਪੀਜੀਏ ਪੰਜਵੀਂ ਪੀੜ੍ਹੀ ਦੇ ਗੈਰ-ਅਸਥਿਰ ਐਫਪੀਜੀਏ ਉਪਕਰਣ ਹਨ ਜੋ ਨਵੀਨਤਮ 28nm ਗੈਰ-ਅਸਥਿਰ ਪ੍ਰਕਿਰਿਆ ਤਕਨਾਲੋਜੀ, ਮੱਧਮ ਘਣਤਾ, ਅਤੇ ਸਭ ਤੋਂ ਘੱਟ ਬਿਜਲੀ ਦੀ ਖਪਤ, ਏਕੀਕ੍ਰਿਤ ਸਭ ਤੋਂ ਘੱਟ ਪਾਵਰ ਐਫਪੀਜੀਏ ਆਰਕੀਟੈਕਚਰ, ਸਭ ਤੋਂ ਘੱਟ ਪਾਵਰ 12.7 ਜੀਬੀਪੀਐਸ ਬਿਲਟ ਪਾਵਰ, ਐਕਸਪ੍ਰੈਸ ਨਿਊਨਤਮ ਪਾਵਰ 12.7 ਜੀ.ਬੀ.ਪੀ.ਐਸ. Gen2 (EP/RP) ਦੇ ਨਾਲ ਨਾਲ ਵਿਕਲਪਿਕ ਡਾਟਾ ਸੁਰੱਖਿਆ ਯੰਤਰ ਅਤੇ ਇੱਕ ਏਕੀਕ੍ਰਿਤ ਘੱਟ-ਪਾਵਰ ਐਨਕ੍ਰਿਪਸ਼ਨ ਕੋ-ਪ੍ਰੋਸੈਸਰ।481K ਲੌਜਿਕ ਸੈੱਲਾਂ ਦੇ ਨਾਲ, 1.0V-1.05V ਦੇ ਓਪਰੇਟਿੰਗ ਵੋਲਟੇਜ, ਅਤੇ ਵਪਾਰਕ (0°C - 100°C) ਅਤੇ ਉਦਯੋਗਿਕ (-40°C - 100°C) ਦੇ ਓਪਰੇਟਿੰਗ ਤਾਪਮਾਨਾਂ ਦੇ ਨਾਲ, ਮਾਈਕ੍ਰੋਸੇਮੀ ਦੀ FPGA ਉਤਪਾਦ ਲਾਈਨ ਵਿਆਪਕ ਹੈ, ਅਤੇ ਪੋਲਰਫਾਇਰ ਦੀ ਸ਼ੁਰੂਆਤ FPGAs ਲਈ ਇਸਦੇ ਸੰਭਾਵੀ ਬਾਜ਼ਾਰ ਨੂੰ $2.5 ਬਿਲੀਅਨ ਮੱਧਮ ਘਣਤਾ ਵਾਲੇ ਡਿਵਾਈਸ ਮਾਰਕੀਟ ਤੱਕ ਫੈਲਾਉਂਦੀ ਹੈ।

ਮਾਈਕ੍ਰੋਸੇਮੀ FPGAs ਦੀ ਵਰਤੋਂ ਕਿਉਂ ਕਰੋ

1 ਉੱਚ ਸੁਰੱਖਿਆ

ਐਕਟਲ ਫਲੈਸ਼ ਆਰਕੀਟੈਕਚਰ FPGAs ਦੀ ਸੁਰੱਖਿਆ ਸੁਰੱਖਿਆ ਦੀਆਂ 3 ਪਰਤਾਂ ਵਿੱਚ ਝਲਕਦੀ ਹੈ।

ਪਹਿਲੀ ਪਰਤ ਸੁਰੱਖਿਆ ਦੀ ਭੌਤਿਕ ਪਰਤ ਨਾਲ ਸਬੰਧਤ ਹੈ, ਐਕਟਲ ਦੀ ਤੀਜੀ ਪੀੜ੍ਹੀ ਦੇ ਫਲੈਸ਼ ਆਰਕੀਟੈਕਚਰ FPGAs ਦੇ ਟਰਾਂਜ਼ਿਸਟਰਾਂ ਨੂੰ ਧਾਤ ਦੀਆਂ 7 ਲੇਅਰਾਂ ਦੁਆਰਾ ਸੁਰੱਖਿਅਤ ਕੀਤਾ ਜਾਂਦਾ ਹੈ, ਧਾਤ ਦੀ ਪਰਤ ਨੂੰ ਹਟਾਉਣਾ ਰਿਵਰਸ ਇੰਜੀਨੀਅਰਿੰਗ ਨੂੰ ਪ੍ਰਾਪਤ ਕਰਨਾ ਬਹੁਤ ਮੁਸ਼ਕਲ ਹੈ (ਇੱਕ ਧਾਤ ਨੂੰ ਹਟਾਉਣ ਲਈ ਕੁਝ ਸਾਧਨਾਂ ਦੁਆਰਾ ਅੰਦਰੂਨੀ ਟਰਾਂਜ਼ਿਸਟਰਾਂ ਦੀ ਸਵਿਚਿੰਗ ਸਥਿਤੀ ਨੂੰ ਵੇਖਣ ਲਈ ਅਤੇ ਇਸ ਤਰ੍ਹਾਂ ਡਿਜ਼ਾਈਨ ਨੂੰ ਦੁਬਾਰਾ ਤਿਆਰ ਕਰਨ ਲਈ ਲੇਅਰ;ਫਲੈਸ਼ FPGAs ਗੈਰ-ਅਸਥਿਰ ਹਨ, ਕਿਸੇ ਬਾਹਰੀ ਸੰਰਚਨਾ ਚਿੱਪ ਦੀ ਲੋੜ ਨਹੀਂ ਹੈ, ਸਿੰਗਲ ਚਿੱਪ, ਇਸਨੂੰ ਸੰਰਚਨਾ ਪ੍ਰਕਿਰਿਆ ਦੌਰਾਨ ਡਾਟਾ ਸਟ੍ਰੀਮ ਦੇ ਰੁਕਾਵਟ ਦੇ ਡਰ ਤੋਂ ਬਿਨਾਂ ਚਾਲੂ ਅਤੇ ਚਲਾਇਆ ਜਾ ਸਕਦਾ ਹੈ।

ਦੂਜੀ ਪਰਤ ਫਲੈਸ਼ ਲਾਕ ਇਨਕ੍ਰਿਪਸ਼ਨ ਤਕਨਾਲੋਜੀ ਹੈ, ਜੋ ਕਿ ਨਾਮ ਤੋਂ ਪਤਾ ਲੱਗਦਾ ਹੈ ਕਿ ਫਲੈਸ਼ ਸੈੱਲਾਂ 'ਤੇ ਇੱਕ ਲਾਕਿੰਗ ਪ੍ਰਭਾਵ ਹੈ।ਇਹ ਇੱਕ 128-ਬਿੱਟ ਐਨਕ੍ਰਿਪਸ਼ਨ ਐਲਗੋਰਿਦਮ ਹੈ ਜੋ ਐਨਕ੍ਰਿਪਸ਼ਨ ਲਈ ਚਿੱਪ ਦੀ ਕੁੰਜੀ ਨੂੰ ਡਾਉਨਲੋਡ ਕਰਕੇ ਚਿੱਪ 'ਤੇ ਅਣਅਧਿਕਾਰਤ ਕਾਰਵਾਈਆਂ ਨੂੰ ਰੋਕਦਾ ਹੈ, ਅਤੇ ਕੁੰਜੀ ਤੋਂ ਬਿਨਾਂ, ਚਿੱਪ ਨੂੰ ਪ੍ਰੋਗਰਾਮ, ਮਿਟਾਇਆ, ਪ੍ਰਮਾਣਿਤ ਆਦਿ ਨਹੀਂ ਕੀਤਾ ਜਾ ਸਕਦਾ ਹੈ। ਦੂਜੀ ਪਰਤ ਫਲੈਸ਼ ਲਾਕ ਇਨਕ੍ਰਿਪਸ਼ਨ ਹੈ। ਤਕਨਾਲੋਜੀ, ਜੋ ਕਿ ਇੱਕ 128-ਬਿੱਟ ਐਨਕ੍ਰਿਪਸ਼ਨ ਐਲਗੋਰਿਦਮ ਹੈ ਜੋ ਐਨਕ੍ਰਿਪਸ਼ਨ ਲਈ ਚਿੱਪ ਦੀ ਕੁੰਜੀ ਨੂੰ ਡਾਊਨਲੋਡ ਕਰਕੇ ਚਿੱਪ 'ਤੇ ਅਣਅਧਿਕਾਰਤ ਕਾਰਵਾਈਆਂ ਨੂੰ ਰੋਕਦੀ ਹੈ।

ਤੀਜੀ ਪਰਤ ਇੱਕ ਤਕਨਾਲੋਜੀ ਹੈ ਜੋ ਅੰਤਰਰਾਸ਼ਟਰੀ ਪੱਧਰ 'ਤੇ ਮਿਆਰੀ AES ਐਨਕ੍ਰਿਪਸ਼ਨ ਐਲਗੋਰਿਦਮ ਦੀ ਵਰਤੋਂ ਕਰਦੇ ਹੋਏ ਪ੍ਰੋਗਰਾਮਿੰਗ ਫਾਈਲਾਂ ਨੂੰ ਐਨਕ੍ਰਿਪਟ ਕਰਦੀ ਹੈ, ਇੱਕ ਐਨਕ੍ਰਿਪਸ਼ਨ ਐਲਗੋਰਿਦਮ ਜੋ ਯੂਐਸ ਫੈਡਰਲ ਇਨਫਰਮੇਸ਼ਨ ਪ੍ਰੋਸੈਸਿੰਗ ਸਟੈਂਡਰਡਜ਼ (FIPS) ਦਸਤਾਵੇਜ਼ 192 ਦੀ ਪਾਲਣਾ ਕਰਦਾ ਹੈ, ਜਿਸਦੀ ਵਰਤੋਂ ਅਮਰੀਕੀ ਸਰਕਾਰੀ ਏਜੰਸੀਆਂ ਦੁਆਰਾ ਸੰਵੇਦਨਸ਼ੀਲ ਅਤੇ ਜਨਤਕ ਜਾਣਕਾਰੀ ਦੀ ਸੁਰੱਖਿਆ ਲਈ ਕੀਤੀ ਜਾਂਦੀ ਹੈ।ਐਲਗੋਰਿਦਮ ਵਿੱਚ ਲਗਭਗ 3.4 x 1038 128-ਬਿੱਟ ਕੁੰਜੀਆਂ ਸ਼ਾਮਲ ਹੋ ਸਕਦੀਆਂ ਹਨ, ਪਿਛਲੇ DES ਸਟੈਂਡਰਡ ਵਿੱਚ 56-ਬਿੱਟ ਕੁੰਜੀ ਆਕਾਰ ਦੇ ਮੁਕਾਬਲੇ, ਜੋ ਲਗਭਗ 7.2 x 1016 ਕੁੰਜੀਆਂ ਪ੍ਰਦਾਨ ਕਰਦੀ ਹੈ।2000 ਵਿੱਚ, ਨੈਸ਼ਨਲ ਇੰਸਟੀਚਿਊਟ ਆਫ਼ ਸਟੈਂਡਰਡਜ਼ ਐਂਡ ਟੈਕਨਾਲੋਜੀ (NIST) ਨੇ 1977 DES ਸਟੈਂਡਰਡ ਨੂੰ ਬਦਲਣ ਲਈ AES ਸਟੈਂਡਰਡ ਨੂੰ ਅਪਣਾਇਆ, ਜਿਸ ਨਾਲ ਏਨਕ੍ਰਿਪਸ਼ਨ ਦੀ ਭਰੋਸੇਯੋਗਤਾ ਵਿੱਚ ਬਹੁਤ ਸੁਧਾਰ ਹੋਇਆ।NIST AES ਦੁਆਰਾ ਪ੍ਰਦਾਨ ਕੀਤੀ ਗਈ ਸਿਧਾਂਤਕ ਸੁਰੱਖਿਆ ਨੂੰ ਦਰਸਾਉਂਦਾ ਹੈ ਕਿ ਜੇਕਰ ਇੱਕ ਕੰਪਿਊਟਿੰਗ ਸਿਸਟਮ ਇੱਕ ਸਕਿੰਟ ਵਿੱਚ ਇੱਕ 56-ਬਿੱਟ DES ਕੁੰਜੀ ਨੂੰ ਦਰਾੜ ਸਕਦਾ ਹੈ, ਤਾਂ 128-ਬਿੱਟ AES ਕੁੰਜੀ ਨੂੰ ਦਰਾੜ ਕਰਨ ਵਿੱਚ ਲਗਭਗ 149 ਟ੍ਰਿਲੀਅਨ ਸਾਲ ਲੱਗ ਸਕਦੇ ਹਨ, ਜਦੋਂ ਕਿ ਬ੍ਰਹਿਮੰਡ ਦਾ ਦਸਤਾਵੇਜ਼ੀਕਰਨ ਕੀਤਾ ਗਿਆ ਹੈ। 20 ਬਿਲੀਅਨ ਸਾਲ ਤੋਂ ਘੱਟ, ਇਸ ਲਈ ਤੁਸੀਂ ਕਲਪਨਾ ਕਰ ਸਕਦੇ ਹੋ ਕਿ ਸੁਰੱਖਿਆ ਕਿੰਨੀ ਭਰੋਸੇਮੰਦ ਹੈ।

ਐਕਟਲ ਫਲੈਸ਼ FPGAs, ਉਪਰੋਕਤ ਤੀਹਰੀ ਸੁਰੱਖਿਆ 'ਤੇ ਅਧਾਰਤ, ਉਪਭੋਗਤਾ ਦੇ ਕੀਮਤੀ IP ਨੂੰ ਚੰਗੀ ਤਰ੍ਹਾਂ ਸੁਰੱਖਿਅਤ ਕਰਨ ਦੀ ਆਗਿਆ ਦਿੰਦਾ ਹੈ ਅਤੇ ਰਿਮੋਟ ISP ਨੂੰ ਵੀ ਸੰਭਵ ਬਣਾਉਂਦਾ ਹੈ, ਜੋ ਪ੍ਰੋਗਰਾਮੇਬਲ ਤਰਕ ਡਿਜ਼ਾਈਨ ਲਈ ਸਭ ਤੋਂ ਭਰੋਸੇਮੰਦ ਸੁਰੱਖਿਆ ਪ੍ਰਦਾਨ ਕਰੇਗਾ।

2 ਉੱਚ ਭਰੋਸੇਯੋਗਤਾ

SRAM-ਅਧਾਰਿਤ ਟਰਾਂਜ਼ਿਸਟਰਾਂ ਵਿੱਚ ਦੋ ਕਿਸਮਾਂ ਦੀਆਂ ਗਲਤੀਆਂ ਲਾਜ਼ਮੀ ਹਨ: ਸਾਫਟ ਐਰਰ ਅਤੇ ਫਰਮ ਐਰਰ, ਜੋ ਕਿ ਵਾਯੂਮੰਡਲ ਵਿੱਚ ਉੱਚ-ਊਰਜਾ ਵਾਲੇ ਕਣਾਂ (ਨਿਊਟ੍ਰੋਨ, ਕਣਾਂ) ਦੇ ਕਾਰਨ SRAM ਟਰਾਂਜ਼ਿਸਟਰਾਂ 'ਤੇ ਬੰਬਾਰੀ ਕਰਦੇ ਹਨ, ਜੋ ਕਿ, ਉੱਚ ਊਰਜਾ ਸਮੱਗਰੀ ਦੇ ਕਾਰਨ, ਬਦਲ ਸਕਦੇ ਹਨ। ਕਿਸੇ ਖਾਸ ਟਰਾਂਜ਼ਿਸਟਰ ਨਾਲ ਟਕਰਾਉਣ ਦੌਰਾਨ ਟਰਾਂਜ਼ਿਸਟਰ ਦੀ ਸਥਿਤੀ।

ਅਖੌਤੀ ਸਾਫਟ ਐਰਰ ਮੁੱਖ ਤੌਰ 'ਤੇ SRAM ਮੈਮੋਰੀ ਲਈ ਹੈ, ਜਿਵੇਂ ਕਿ SRAM, DRAM, ਆਦਿ। ਜਦੋਂ ਇੱਕ ਉੱਚ-ਊਰਜਾ ਵਾਲਾ ਕਣ SRAM ਦੀ ਡਾਟਾ ਮੈਮੋਰੀ ਨੂੰ ਹਿੱਟ ਕਰਦਾ ਹੈ, ਤਾਂ ਡਾਟਾ ਸਥਿਤੀ 0 ਤੋਂ 1 ਜਾਂ 1 ਤੋਂ 0 ਤੱਕ ਉਲਟ ਹੋ ਜਾਵੇਗੀ, ਨਤੀਜੇ ਵਜੋਂ ਇੱਕ ਅਸਥਾਈ ਡੇਟਾ ਗਲਤੀ, ਜੋ ਡੇਟਾ ਨੂੰ ਦੁਬਾਰਾ ਲਿਖੇ ਜਾਣ 'ਤੇ ਅਲੋਪ ਹੋ ਜਾਵੇਗੀ।ਇਹ ਠੀਕ ਹੋਣ ਯੋਗ ਤਰੁਟੀਆਂ ਹਨ ਅਤੇ ਇਹਨਾਂ ਨੂੰ FPGA ਦੇ ਬਿਲਟ-ਇਨ ਐਰਰ ਖੋਜ ਅਤੇ ਸੁਧਾਰ (EDAC) ਸਰਕਟਰੀ ਦੁਆਰਾ ਘਟਾਇਆ ਜਾ ਸਕਦਾ ਹੈ।

ਇੱਕ ਫਰਮਵੇਅਰ ਅਸ਼ੁੱਧੀ ਉਦੋਂ ਹੁੰਦੀ ਹੈ ਜਦੋਂ SRAM FPGA ਸੰਰਚਨਾ ਸੈੱਲ ਜਾਂ ਕੇਬਲਿੰਗ ਢਾਂਚੇ ਨੂੰ ਵਾਯੂਮੰਡਲ ਵਿੱਚ ਊਰਜਾਵਾਨ ਕਣਾਂ ਦੁਆਰਾ ਬੰਬਾਰੀ ਕੀਤੀ ਜਾਂਦੀ ਹੈ, ਜਿਸਦੇ ਨਤੀਜੇ ਵਜੋਂ ਤਰਕ ਫੰਕਸ਼ਨ ਵਿੱਚ ਤਬਦੀਲੀ ਹੁੰਦੀ ਹੈ ਜਾਂ ਇੱਕ ਵਾਇਰਿੰਗ ਗਲਤੀ ਹੁੰਦੀ ਹੈ ਜਿਸ ਦੇ ਨਤੀਜੇ ਵਜੋਂ ਇੱਕ ਪੂਰੀ ਸਿਸਟਮ ਅਸਫਲਤਾ ਹੁੰਦੀ ਹੈ ਅਤੇ ਜਾਂਚ ਅਤੇ ਠੀਕ ਕੀਤੇ ਜਾਣ ਤੱਕ ਜਾਰੀ ਰਹੇਗੀ।

ਐਕਟਲ ਫਲੈਸ਼ ਆਰਕੀਟੈਕਚਰ ਆਪਣੀ ਵਿਲੱਖਣ ਫਲੈਸ਼ ਤਕਨਾਲੋਜੀ ਦੇ ਕਾਰਨ ਫਰਮਵੇਅਰ ਦੀਆਂ ਗਲਤੀਆਂ ਤੋਂ ਮੁਕਤ ਹੈ, ਜਿਸ ਲਈ ਫਲੈਸ਼ ਪ੍ਰਕਿਰਿਆ ਵਿੱਚ ਟਰਾਂਜ਼ਿਸਟਰ ਦੀ ਸਥਿਤੀ ਨੂੰ ਬਦਲਣ ਲਈ ਉੱਚ ਵੋਲਟੇਜ ਦੀ ਲੋੜ ਹੁੰਦੀ ਹੈ, ਇੱਕ ਲੋੜ ਜੋ ਆਮ ਊਰਜਾਵਾਨ ਕਣਾਂ ਦੁਆਰਾ ਪੂਰੀ ਨਹੀਂ ਕੀਤੀ ਜਾ ਸਕਦੀ, ਇਸ ਲਈ ਖ਼ਤਰਾ ਲਗਭਗ ਗੈਰ ਹੈ। -ਮੌਜੂਦ।

3 ਘੱਟ ਬਿਜਲੀ ਦੀ ਖਪਤ

FPGAs ਵਿੱਚ ਆਮ ਤੌਰ 'ਤੇ ਚਾਰ ਕਿਸਮਾਂ ਦੀ ਪਾਵਰ ਖਪਤ ਹੁੰਦੀ ਹੈ: ਪਾਵਰ-ਅੱਪ ਪਾਵਰ, ਕੌਂਫਿਗਰੇਸ਼ਨ ਪਾਵਰ, ਸਟੈਟਿਕ ਪਾਵਰ, ਅਤੇ ਡਾਇਨਾਮਿਕ ਪਾਵਰ।ਆਮ ਤੌਰ 'ਤੇ, FPGAs ਕੋਲ ਚਾਰ ਤਰ੍ਹਾਂ ਦੀ ਪਾਵਰ ਖਪਤ ਹੁੰਦੀ ਹੈ, ਜਦੋਂ ਕਿ Actel Flash FPGAs ਕੋਲ ਸਿਰਫ਼ ਸਥਿਰ ਸ਼ਕਤੀ ਅਤੇ ਗਤੀਸ਼ੀਲ ਸ਼ਕਤੀ ਹੁੰਦੀ ਹੈ, ਕੋਈ ਪਾਵਰ-ਅੱਪ ਪਾਵਰ ਜਾਂ ਕੌਂਫਿਗਰੇਸ਼ਨ ਪਾਵਰ ਨਹੀਂ ਹੁੰਦੀ ਹੈ, ਕਿਉਂਕਿ ਪਾਵਰ-ਅੱਪ ਲਈ ਇੱਕ ਵੱਡੇ ਸਟਾਰਟ-ਅੱਪ ਕਰੰਟ ਦੀ ਲੋੜ ਨਹੀਂ ਹੁੰਦੀ ਹੈ, ਅਤੇ ਪਾਵਰ-ਡਾਊਨ। ਗੈਰ-ਅਸਥਿਰ ਹੈ ਅਤੇ ਸੰਰਚਨਾ ਪ੍ਰਕਿਰਿਆ ਦੀ ਲੋੜ ਨਹੀਂ ਹੈ।

ਫਲੈਸ਼-ਅਧਾਰਤ FPGAs ਪ੍ਰਤੀ ਪ੍ਰੋਗਰਾਮੇਬਲ ਸਵਿੱਚ ਦੋ ਟਰਾਂਜ਼ਿਸਟਰਾਂ ਨਾਲ ਬਣੇ ਹੁੰਦੇ ਹਨ, ਜਦੋਂ ਕਿ SRAM-ਅਧਾਰਿਤ FPGAs ਪ੍ਰਤੀ ਪ੍ਰੋਗਰਾਮੇਬਲ ਸਵਿੱਚ ਛੇ ਟਰਾਂਜ਼ਿਸਟਰਾਂ ਨਾਲ ਬਣੇ ਹੁੰਦੇ ਹਨ, ਇਸਲਈ ਪੂਰੀ ਤਰ੍ਹਾਂ ਸਵਿੱਚ ਪਾਵਰ ਖਪਤ ਵਿਸ਼ਲੇਸ਼ਣ ਦੇ ਸੰਦਰਭ ਵਿੱਚ, ਫਲੈਸ਼ FPGAs SRAM FPGAs ਨਾਲੋਂ ਬਹੁਤ ਘੱਟ ਪਾਵਰ ਦੀ ਖਪਤ ਕਰਦੇ ਹਨ।

ਫਿਊਜ਼ਨ ਸੀਰੀਜ਼ ਘੱਟ ਪਾਵਰ ਖਪਤ ਮੋਡ ਦਾ ਸਮਰਥਨ ਕਰਦੀ ਹੈ ਜਿੱਥੇ ਚਿੱਪ ਆਪਣੇ ਆਪ ਕੋਰ ਲਈ 1.5 V ਵੋਲਟੇਜ ਪ੍ਰਦਾਨ ਕਰ ਸਕਦੀ ਹੈ ਅਤੇ ਘੱਟ ਪਾਵਰ ਖਪਤ ਨੂੰ ਪ੍ਰਾਪਤ ਕਰਨ ਲਈ ਅੰਦਰੂਨੀ RTC ਅਤੇ FPGA ਦੇ ਤਰਕ ਦੁਆਰਾ ਪਾਵਰ ਡਾਊਨ ਅਤੇ ਜਗਾਇਆ ਜਾ ਸਕਦਾ ਹੈ;FPGAs ਦੀ Actel IGLOO ਅਤੇ IGLOO+ ਸੀਰੀਜ਼ ਨੂੰ ਇਸਦੇ ਵਿਲੱਖਣ ਫਲੈਸ਼ ਨਾਲ ਹੈਂਡਹੈਲਡ ਐਪਲੀਕੇਸ਼ਨਾਂ ਲਈ ਤਿਆਰ ਕੀਤਾ ਗਿਆ ਹੈ* ਫ੍ਰੀਜ਼ ਮੋਡ ਸਥਿਰ ਪਾਵਰ ਖਪਤ ਨੂੰ 5uW ਤੱਕ ਘਟਾ ਸਕਦਾ ਹੈ ਅਤੇ RAM ਤੋਂ ਡਾਟਾ ਬਚਾ ਸਕਦਾ ਹੈ।

ਐਕਟਲ ਫਲੈਸ਼ FPGAs ਮੁਕਾਬਲੇ ਨਾਲੋਂ ਬਹੁਤ ਘੱਟ ਪਾਵਰ ਦੀ ਖਪਤ ਕਰਨਗੇ, ਸਥਿਰ ਅਤੇ ਗਤੀਸ਼ੀਲ ਤੌਰ 'ਤੇ, ਅਤੇ ਉਹਨਾਂ ਐਪਲੀਕੇਸ਼ਨਾਂ ਵਿੱਚ ਵਰਤਿਆ ਜਾ ਸਕਦਾ ਹੈ ਜੋ ਪਾਵਰ ਸੰਵੇਦਨਸ਼ੀਲ ਹਨ ਅਤੇ ਘੱਟ ਪਾਵਰ ਖਪਤ ਦੀ ਲੋੜ ਹੈ, ਜਿਵੇਂ ਕਿ PDA, ਗੇਮਿੰਗ ਕੰਸੋਲ, ਆਦਿ।