LCMXO2-256HC-4TG100C ਸਟਾਕ IC ਸਪਲਾਇਰ ਵਿੱਚ ਪ੍ਰਤੀਯੋਗੀ ਕੀਮਤ ਦੇ ਨਾਲ ਅਸਲੀ ਅਤੇ ਨਵਾਂ
ਉਤਪਾਦ ਗੁਣ
Pbfree ਕੋਡ | ਹਾਂ |
ਰੋਹਸ ਕੋਡ | ਹਾਂ |
ਪਾਰਟ ਲਾਈਫ ਸਾਈਕਲ ਕੋਡ | ਕਿਰਿਆਸ਼ੀਲ |
ਆਈਐਚਐਸ ਨਿਰਮਾਤਾ | ਜਾਲੀ ਸੈਮੀਕੰਡਕਟਰ ਕਾਰਪੋਰੇਸ਼ਨ |
ਭਾਗ ਪੈਕੇਜ ਕੋਡ | QFP |
ਪੈਕੇਜ ਵੇਰਵਾ | LFQFP, |
ਪਿੰਨ ਗਿਣਤੀ | 100 |
ਪਾਲਣਾ ਕੋਡ ਤੱਕ ਪਹੁੰਚੋ | ਅਨੁਕੂਲ |
ECCN ਕੋਡ | EAR99 |
HTS ਕੋਡ | 8542.39.00.01 |
Samacsys ਨਿਰਮਾਤਾ | ਜਾਲੀ ਸੈਮੀਕੰਡਕਟਰ |
ਵਾਧੂ ਵਿਸ਼ੇਸ਼ਤਾ | 3.3 V ਨਾਮਾਤਰ ਸਪਲਾਈ 'ਤੇ ਵੀ ਕੰਮ ਕਰਦਾ ਹੈ |
JESD-30 ਕੋਡ | S-PQFP-G100 |
JESD-609 ਕੋਡ | e3 |
ਲੰਬਾਈ | 14 ਮਿਲੀਮੀਟਰ |
ਨਮੀ ਸੰਵੇਦਨਸ਼ੀਲਤਾ ਦਾ ਪੱਧਰ | 3 |
ਸਮਰਪਿਤ ਇਨਪੁਟਸ ਦੀ ਸੰਖਿਆ | |
I/O ਲਾਈਨਾਂ ਦੀ ਸੰਖਿਆ | |
ਇਨਪੁਟਸ ਦੀ ਸੰਖਿਆ | 55 |
ਆਉਟਪੁੱਟ ਦੀ ਸੰਖਿਆ | 55 |
ਟਰਮੀਨਲਾਂ ਦੀ ਗਿਣਤੀ | 100 |
ਓਪਰੇਟਿੰਗ ਤਾਪਮਾਨ - ਅਧਿਕਤਮ | 85 ਡਿਗਰੀ ਸੈਂ |
ਓਪਰੇਟਿੰਗ ਤਾਪਮਾਨ-ਨਿਊਨਤਮ | |
ਸੰਗਠਨ | 0 ਸਮਰਪਿਤ ਇਨਪੁਟਸ, 0 I/O |
ਆਉਟਪੁੱਟ ਫੰਕਸ਼ਨ | ਮਿਕਸਡ |
ਪੈਕੇਜ ਸਰੀਰ ਸਮੱਗਰੀ | ਪਲਾਸਟਿਕ/ਈਪੌਕਸੀ |
ਪੈਕੇਜ ਕੋਡ | LFQFP |
ਪੈਕੇਜ ਸਮਾਨਤਾ ਕੋਡ | TQFP100,.63SQ |
ਪੈਕੇਜ ਸ਼ਕਲ | ਵਰਗ |
ਪੈਕੇਜ ਸ਼ੈਲੀ | ਫਲੈਟਪੈਕ, ਲੋ ਪ੍ਰੋਫਾਈਲ, ਵਧੀਆ ਪਿੱਚ |
ਪੈਕਿੰਗ ਵਿਧੀ | ਟਰੇ |
ਪੀਕ ਰੀਫਲੋ ਤਾਪਮਾਨ (ਸੇਲ) | 260 |
ਬਿਜਲੀ ਸਪਲਾਈ | 2.5/3.3 ਵੀ |
ਪ੍ਰੋਗਰਾਮੇਬਲ ਤਰਕ ਦੀ ਕਿਸਮ | ਫਲੈਸ਼ PLD |
ਪ੍ਰਸਾਰ ਦੇਰੀ | 7.36 ਐੱਨ.ਐੱਸ |
ਯੋਗਤਾ ਸਥਿਤੀ | ਯੋਗ ਨਹੀਂ ਹੈ |
ਬੈਠਣ ਦੀ ਉਚਾਈ-ਅਧਿਕਤਮ | 1.6 ਮਿਲੀਮੀਟਰ |
ਸਪਲਾਈ ਵੋਲਟੇਜ-ਅਧਿਕਤਮ | 3.462 ਵੀ |
ਸਪਲਾਈ ਵੋਲਟੇਜ-ਮਿਨ | 2.375 ਵੀ |
ਸਪਲਾਈ ਵੋਲਟੇਜ-ਨ | 2.5 ਵੀ |
ਸਰਫੇਸ ਮਾਊਂਟ | ਹਾਂ |
ਤਾਪਮਾਨ ਗ੍ਰੇਡ | ਹੋਰ |
ਟਰਮੀਨਲ ਸਮਾਪਤ | ਮੈਟ ਟੀਨ (Sn) |
ਟਰਮੀਨਲ ਫਾਰਮ | ਗੁੱਲ ਵਿੰਗ |
ਟਰਮੀਨਲ ਪਿੱਚ | 0.5 ਮਿਲੀਮੀਟਰ |
ਟਰਮੀਨਲ ਸਥਿਤੀ | QUAD |
ਟਾਈਮ@ਪੀਕ ਰੀਫਲੋ ਤਾਪਮਾਨ-ਅਧਿਕਤਮ (ਆਂ) | 30 |
ਚੌੜਾਈ | 14 ਮਿਲੀਮੀਟਰ |
ਉਤਪਾਦ ਦੀ ਜਾਣ-ਪਛਾਣ
ਕੰਪਲੈਕਸ ਪ੍ਰੋਗਰਾਮੇਬਲ ਲਾਜਿਕ ਡਿਵਾਈਸ (CPLD) LSI (ਵੱਡੇ ਸਕੇਲ ਇੰਟੀਗ੍ਰੇਟਿਡ ਸਰਕਟ) ਏਕੀਕ੍ਰਿਤ ਸਰਕਟ) ਵਿੱਚ ਇੱਕ ਐਪਲੀਕੇਸ਼ਨ-ਵਿਸ਼ੇਸ਼ ਇੰਟੀਗ੍ਰੇਟਿਡ ਸਰਕਟ (ASIC) ਹੈ।ਇਹ ਨਿਯੰਤਰਣ ਤੀਬਰ ਡਿਜੀਟਲ ਸਿਸਟਮ ਡਿਜ਼ਾਈਨ ਲਈ ਢੁਕਵਾਂ ਹੈ, ਅਤੇ ਇਸਦਾ ਦੇਰੀ ਨਿਯੰਤਰਣ ਸੁਵਿਧਾਜਨਕ ਹੈ.CPLD ਏਕੀਕ੍ਰਿਤ ਸਰਕਟਾਂ ਵਿੱਚ ਸਭ ਤੋਂ ਤੇਜ਼ੀ ਨਾਲ ਵਧਣ ਵਾਲੇ ਯੰਤਰਾਂ ਵਿੱਚੋਂ ਇੱਕ ਹੈ।
CPLD ਦੇ ਹਿੱਸੇ
CPLD ਵੱਡੇ ਪੈਮਾਨੇ ਅਤੇ ਗੁੰਝਲਦਾਰ ਬਣਤਰ ਵਾਲਾ ਇੱਕ ਗੁੰਝਲਦਾਰ ਪ੍ਰੋਗਰਾਮੇਬਲ ਤਰਕ ਯੰਤਰ ਹੈ, ਜੋ ਕਿ ਵੱਡੇ ਪੈਮਾਨੇ ਦੀ ਰੇਂਜ ਨਾਲ ਸਬੰਧਤ ਹੈ।ਏਕੀਕ੍ਰਿਤ ਸਰਕਟ.
CPLD ਦੇ ਪੰਜ ਮੁੱਖ ਭਾਗ ਹਨ: ਲਾਜ਼ੀਕਲ ਐਰੇ ਬਲਾਕ, ਮੈਕਰੋ ਯੂਨਿਟ, ਵਿਸਤ੍ਰਿਤ ਉਤਪਾਦ ਮਿਆਦ, ਪ੍ਰੋਗਰਾਮੇਬਲ ਵਾਇਰਡ ਐਰੇ ਅਤੇ I/O ਕੰਟਰੋਲ ਬਲਾਕ।
1. ਲਾਜ਼ੀਕਲ ਐਰੇ ਬਲਾਕ (LAB)
ਇੱਕ ਲਾਜ਼ੀਕਲ ਐਰੇ ਬਲਾਕ ਵਿੱਚ 16 ਮੈਕਰੋ ਸੈੱਲਾਂ ਦੀ ਇੱਕ ਐਰੇ ਹੁੰਦੀ ਹੈ, ਅਤੇ ਮਲਟੀਪਲ LABS ਇੱਕ ਪ੍ਰੋਗਰਾਮੇਬਲ ਐਰੇ (PIA) ਅਤੇ ਇੱਕ ਗਲੋਬਲ ਬੱਸ ਦੁਆਰਾ ਇਕੱਠੇ ਜੁੜੇ ਹੁੰਦੇ ਹਨ।
2. ਮੈਕਰੋ ਯੂਨਿਟ
MAX7000 ਲੜੀ ਵਿੱਚ ਮੈਕਰੋ ਯੂਨਿਟ ਵਿੱਚ ਤਿੰਨ ਕਾਰਜਸ਼ੀਲ ਬਲਾਕ ਹੁੰਦੇ ਹਨ: ਇੱਕ ਲਾਜ਼ੀਕਲ ਐਰੇ, ਇੱਕ ਉਤਪਾਦ ਚੋਣ ਮੈਟਰਿਕਸ, ਅਤੇ ਇੱਕ ਪ੍ਰੋਗਰਾਮੇਬਲ ਰਜਿਸਟਰ।
3. ਵਿਸਤ੍ਰਿਤ ਉਤਪਾਦ ਮਿਆਦ
ਹਰੇਕ ਮੈਕਰੋ ਸੈੱਲ ਦੀ ਇੱਕ ਉਤਪਾਦ ਮਿਆਦ ਨੂੰ ਉਲਟ ਰੂਪ ਵਿੱਚ ਲਾਜ਼ੀਕਲ ਐਰੇ ਵਿੱਚ ਵਾਪਸ ਭੇਜਿਆ ਜਾ ਸਕਦਾ ਹੈ।
4. ਪ੍ਰੋਗਰਾਮੇਬਲ ਵਾਇਰਡ ਐਰੇ PIA
ਹਰੇਕ ਲੈਬ ਨੂੰ ਪ੍ਰੋਗਰਾਮੇਬਲ ਵਾਇਰਡ ਐਰੇ ਰਾਹੀਂ ਲੋੜੀਂਦੇ ਤਰਕ ਬਣਾਉਣ ਲਈ ਕਨੈਕਟ ਕੀਤਾ ਜਾ ਸਕਦਾ ਹੈ।ਇਹ ਗਲੋਬਲ ਬੱਸ ਇੱਕ ਪ੍ਰੋਗਰਾਮੇਬਲ ਚੈਨਲ ਹੈ ਜੋ ਡਿਵਾਈਸ ਵਿੱਚ ਕਿਸੇ ਵੀ ਸਿਗਨਲ ਸਰੋਤ ਨੂੰ ਆਪਣੀ ਮੰਜ਼ਿਲ ਨਾਲ ਜੋੜ ਸਕਦਾ ਹੈ।
5. I/O ਕੰਟਰੋਲ ਬਲਾਕ
I/O ਨਿਯੰਤਰਣ ਬਲਾਕ ਹਰੇਕ I/O ਪਿੰਨ ਨੂੰ ਇਨਪੁਟ/ਆਊਟਪੁੱਟ ਅਤੇ ਦੋ-ਪੱਖੀ ਕਾਰਵਾਈ ਲਈ ਵੱਖਰੇ ਤੌਰ 'ਤੇ ਸੰਰਚਿਤ ਕਰਨ ਦੀ ਇਜਾਜ਼ਤ ਦਿੰਦਾ ਹੈ।
CPLD ਅਤੇ FPGA ਦੀ ਤੁਲਨਾ
ਹਾਲਾਂਕਿ ਦੋਵੇਂFPGAਅਤੇCPLDਪ੍ਰੋਗਰਾਮੇਬਲ ASIC ਯੰਤਰ ਹਨ ਅਤੇ ਇਹਨਾਂ ਦੀਆਂ ਬਹੁਤ ਸਾਰੀਆਂ ਆਮ ਵਿਸ਼ੇਸ਼ਤਾਵਾਂ ਹਨ, CPLD ਅਤੇ FPGA ਦੀ ਬਣਤਰ ਵਿੱਚ ਅੰਤਰ ਦੇ ਕਾਰਨ, ਉਹਨਾਂ ਦੀਆਂ ਆਪਣੀਆਂ ਵਿਸ਼ੇਸ਼ਤਾਵਾਂ ਹਨ:
1. CPLD ਵੱਖ-ਵੱਖ ਐਲਗੋਰਿਦਮ ਅਤੇ ਸੰਯੁਕਤ ਤਰਕ ਨੂੰ ਪੂਰਾ ਕਰਨ ਲਈ ਵਧੇਰੇ ਢੁਕਵਾਂ ਹੈ, ਅਤੇ FP GA ਕ੍ਰਮਵਾਰ ਤਰਕ ਨੂੰ ਪੂਰਾ ਕਰਨ ਲਈ ਵਧੇਰੇ ਢੁਕਵਾਂ ਹੈ।ਦੂਜੇ ਸ਼ਬਦਾਂ ਵਿੱਚ, FPGA ਫਲਿੱਪ-ਫਲਾਪ ਅਮੀਰ ਢਾਂਚੇ ਲਈ ਵਧੇਰੇ ਢੁਕਵਾਂ ਹੈ, ਜਦੋਂ ਕਿ CPLD ਫਲਿੱਪ-ਫਲਾਪ ਸੀਮਿਤ ਅਤੇ ਉਤਪਾਦ ਮਿਆਦ ਦੇ ਅਮੀਰ ਢਾਂਚੇ ਲਈ ਵਧੇਰੇ ਢੁਕਵਾਂ ਹੈ।
2. CPLD ਦਾ ਨਿਰੰਤਰ ਰੂਟਿੰਗ ਢਾਂਚਾ ਇਹ ਨਿਰਧਾਰਤ ਕਰਦਾ ਹੈ ਕਿ ਇਸਦੀ ਸਮੇਂ ਦੀ ਦੇਰੀ ਇਕਸਾਰ ਅਤੇ ਅਨੁਮਾਨਯੋਗ ਹੈ, ਜਦੋਂ ਕਿ FPGA ਦਾ ਖੰਡਿਤ ਰੂਟਿੰਗ ਢਾਂਚਾ ਇਸਦੀ ਦੇਰੀ ਦੀ ਅਨੁਮਾਨਿਤਤਾ ਨੂੰ ਨਿਰਧਾਰਤ ਕਰਦਾ ਹੈ।
3. ਪ੍ਰੋਗਰਾਮਿੰਗ ਵਿੱਚ CPLD ਨਾਲੋਂ FPGA ਦੀ ਵਧੇਰੇ ਲਚਕਤਾ ਹੈ।CPLD ਨੂੰ ਇੱਕ ਸਥਿਰ ਅੰਦਰੂਨੀ ਕੁਨੈਕਸ਼ਨ ਸਰਕਟ ਨਾਲ ਤਰਕ ਫੰਕਸ਼ਨ ਨੂੰ ਸੋਧ ਕੇ ਪ੍ਰੋਗਰਾਮ ਕੀਤਾ ਜਾਂਦਾ ਹੈ, ਜਦੋਂ ਕਿ FPGA ਅੰਦਰੂਨੀ ਕੁਨੈਕਸ਼ਨ ਦੀ ਵਾਇਰਿੰਗ ਨੂੰ ਬਦਲ ਕੇ ਪ੍ਰੋਗਰਾਮ ਕੀਤਾ ਜਾਂਦਾ ਹੈ।FP GA ਨੂੰ ਇੱਕ ਤਰਕ ਗੇਟ ਦੇ ਅਧੀਨ ਪ੍ਰੋਗਰਾਮ ਕੀਤਾ ਜਾ ਸਕਦਾ ਹੈ, ਜਦੋਂ ਕਿ CPLD ਇੱਕ ਤਰਕ ਬਲਾਕ ਦੇ ਅਧੀਨ ਪ੍ਰੋਗਰਾਮ ਕੀਤਾ ਜਾਂਦਾ ਹੈ।
4. FPGA ਦਾ ਏਕੀਕਰਣ CPLD ਨਾਲੋਂ ਵੱਧ ਹੈ, ਅਤੇ ਇਸ ਵਿੱਚ ਵਧੇਰੇ ਗੁੰਝਲਦਾਰ ਵਾਇਰਿੰਗ ਬਣਤਰ ਅਤੇ ਤਰਕ ਲਾਗੂ ਕਰਨਾ ਹੈ।
5.CPLD FPGA ਨਾਲੋਂ ਵਰਤਣ ਲਈ ਵਧੇਰੇ ਸੁਵਿਧਾਜਨਕ ਹੈ।E2PROM ਜਾਂ FASTFLASH ਤਕਨਾਲੋਜੀ ਦੀ ਵਰਤੋਂ ਕਰਦੇ ਹੋਏ CPLD ਪ੍ਰੋਗਰਾਮਿੰਗ, ਕੋਈ ਬਾਹਰੀ ਮੈਮੋਰੀ ਚਿੱਪ ਨਹੀਂ, ਵਰਤੋਂ ਵਿੱਚ ਆਸਾਨ।ਹਾਲਾਂਕਿ, FPGA ਦੀ ਪ੍ਰੋਗਰਾਮਿੰਗ ਜਾਣਕਾਰੀ ਨੂੰ ਬਾਹਰੀ ਮੈਮੋਰੀ ਵਿੱਚ ਸਟੋਰ ਕਰਨ ਦੀ ਲੋੜ ਹੈ, ਅਤੇ ਵਰਤੋਂ ਦਾ ਤਰੀਕਾ ਗੁੰਝਲਦਾਰ ਹੈ।
6. ਸੀ.ਪੀ.ਐਲ.ਡੀ.ਐਸ.ਇਹ ਇਸ ਲਈ ਹੈ ਕਿਉਂਕਿ FPGas ਗੇਟ-ਪੱਧਰ ਦੇ ਪ੍ਰੋਗਰਾਮਿੰਗ ਹਨ ਅਤੇ CLBS ਵਿਚਕਾਰ ਵੰਡੇ ਗਏ ਇੰਟਰਕਨੈਕਸ਼ਨਾਂ ਨੂੰ ਅਪਣਾਇਆ ਜਾਂਦਾ ਹੈ, ਜਦੋਂ ਕਿ CPLDS ਤਰਕ ਬਲਾਕ-ਪੱਧਰ ਦੇ ਪ੍ਰੋਗਰਾਮਿੰਗ ਹਨ ਅਤੇ ਉਹਨਾਂ ਦੇ ਤਰਕ ਬਲਾਕਾਂ ਵਿਚਕਾਰ ਆਪਸੀ ਕੁਨੈਕਸ਼ਨਾਂ ਨੂੰ ਲੰਬਿਤ ਕੀਤਾ ਜਾਂਦਾ ਹੈ।
7. ਪ੍ਰੋਗਰਾਮਿੰਗ ਤਰੀਕੇ ਨਾਲ, CPLD ਮੁੱਖ ਤੌਰ 'ਤੇ E2PROM ਜਾਂ ਫਲੈਸ਼ ਮੈਮੋਰੀ ਪ੍ਰੋਗ੍ਰਾਮਿੰਗ 'ਤੇ ਆਧਾਰਿਤ ਹੈ, 10,000 ਵਾਰ ਤੱਕ ਪ੍ਰੋਗਰਾਮਿੰਗ ਸਮਾਂ, ਫਾਇਦਾ ਇਹ ਹੈ ਕਿ ਪ੍ਰੋਗਰਾਮਿੰਗ ਜਾਣਕਾਰੀ ਨੂੰ ਸਿਸਟਮ ਪਾਵਰ ਬੰਦ ਨਹੀਂ ਕਰਦਾ ਹੈ।CPLD ਨੂੰ ਦੋ ਸ਼੍ਰੇਣੀਆਂ ਵਿੱਚ ਵੰਡਿਆ ਜਾ ਸਕਦਾ ਹੈ: ਪ੍ਰੋਗਰਾਮਰ ਉੱਤੇ ਪ੍ਰੋਗਰਾਮਿੰਗ ਅਤੇ ਸਿਸਟਮ ਉੱਤੇ ਪ੍ਰੋਗਰਾਮਿੰਗ।ਜ਼ਿਆਦਾਤਰ FPGA SRAM ਪ੍ਰੋਗਰਾਮਿੰਗ 'ਤੇ ਅਧਾਰਤ ਹੈ, ਜਦੋਂ ਸਿਸਟਮ ਬੰਦ ਹੋ ਜਾਂਦਾ ਹੈ ਤਾਂ ਪ੍ਰੋਗਰਾਮਿੰਗ ਜਾਣਕਾਰੀ ਗੁੰਮ ਹੋ ਜਾਂਦੀ ਹੈ, ਅਤੇ ਪ੍ਰੋਗਰਾਮਿੰਗ ਡੇਟਾ ਨੂੰ ਹਰ ਵਾਰ ਜਦੋਂ ਇਸਨੂੰ ਚਾਲੂ ਕੀਤਾ ਜਾਂਦਾ ਹੈ ਤਾਂ ਡਿਵਾਈਸ ਦੇ ਬਾਹਰੋਂ SRAM ਨੂੰ ਵਾਪਸ ਲਿਖਣ ਦੀ ਲੋੜ ਹੁੰਦੀ ਹੈ।ਇਸਦਾ ਫਾਇਦਾ ਇਹ ਹੈ ਕਿ ਇਸਨੂੰ ਕਿਸੇ ਵੀ ਸਮੇਂ ਪ੍ਰੋਗਰਾਮ ਕੀਤਾ ਜਾ ਸਕਦਾ ਹੈ, ਅਤੇ ਇਸਨੂੰ ਕੰਮ ਵਿੱਚ ਤੇਜ਼ੀ ਨਾਲ ਪ੍ਰੋਗਰਾਮ ਕੀਤਾ ਜਾ ਸਕਦਾ ਹੈ, ਤਾਂ ਜੋ ਬੋਰਡ ਪੱਧਰ ਅਤੇ ਸਿਸਟਮ ਪੱਧਰ 'ਤੇ ਗਤੀਸ਼ੀਲ ਸੰਰਚਨਾ ਨੂੰ ਪ੍ਰਾਪਤ ਕੀਤਾ ਜਾ ਸਕੇ।
8. CPLD ਗੁਪਤਤਾ ਚੰਗੀ ਹੈ, FPGA ਗੁਪਤਤਾ ਮਾੜੀ ਹੈ।
9. ਆਮ ਤੌਰ 'ਤੇ, CPLD ਦੀ ਬਿਜਲੀ ਦੀ ਖਪਤ FPGA ਤੋਂ ਵੱਧ ਹੈ, ਅਤੇ ਏਕੀਕਰਣ ਦੀ ਡਿਗਰੀ ਜਿੰਨੀ ਜ਼ਿਆਦਾ ਹੋਵੇਗੀ, ਓਨਾ ਹੀ ਸਪੱਸ਼ਟ ਹੈ।