ਤਰਕ ਅਤੇ ਫਲਿੱਪ ਫਲਾਪ-SN74LVC74APWR
ਉਤਪਾਦ ਗੁਣ
|
ਦਸਤਾਵੇਜ਼ ਅਤੇ ਮੀਡੀਆ
ਸਰੋਤ ਦੀ ਕਿਸਮ | ਲਿੰਕ |
ਡਾਟਾਸ਼ੀਟਾਂ | SN54LVC74A, SN74LVC74A |
ਫੀਚਰਡ ਉਤਪਾਦ | ਐਨਾਲਾਗ ਹੱਲ |
PCN ਪੈਕੇਜਿੰਗ | ਰੀਲ 10/ਜੁਲਾਈ/2018 |
HTML ਡੇਟਾਸ਼ੀਟ | SN54LVC74A, SN74LVC74A |
EDA ਮਾਡਲ | SnapEDA ਦੁਆਰਾ SN74LVC74APWR |
ਵਾਤਾਵਰਣ ਅਤੇ ਨਿਰਯਾਤ ਵਰਗੀਕਰਣ
ਵਿਸ਼ੇਸ਼ਤਾ | ਵਰਣਨ |
RoHS ਸਥਿਤੀ | ROHS3 ਅਨੁਕੂਲ |
ਨਮੀ ਸੰਵੇਦਨਸ਼ੀਲਤਾ ਪੱਧਰ (MSL) | 1 (ਬੇਅੰਤ) |
ਪਹੁੰਚ ਸਥਿਤੀ | ਪਹੁੰਚ ਪ੍ਰਭਾਵਿਤ ਨਹੀਂ |
ਈ.ਸੀ.ਸੀ.ਐਨ | EAR99 |
HTSUS | 8542.39.0001 |
ਫਲਿੱਪ-ਫਲਾਪ ਅਤੇ ਲੈਚ
ਫਲਿਪ ਫਲਾਪਅਤੇਲੈਚਦੋ ਸਥਿਰ ਅਵਸਥਾਵਾਂ ਵਾਲੇ ਆਮ ਡਿਜੀਟਲ ਇਲੈਕਟ੍ਰਾਨਿਕ ਯੰਤਰ ਹਨ ਜੋ ਜਾਣਕਾਰੀ ਨੂੰ ਸਟੋਰ ਕਰਨ ਲਈ ਵਰਤੇ ਜਾ ਸਕਦੇ ਹਨ, ਅਤੇ ਇੱਕ ਫਲਿੱਪ-ਫਲਾਪ ਜਾਂ ਲੈਚ 1 ਬਿੱਟ ਜਾਣਕਾਰੀ ਸਟੋਰ ਕਰ ਸਕਦਾ ਹੈ।
ਫਲਿੱਪ-ਫਲਾਪ (ਸੰਖੇਪ FF ਵਜੋਂ), ਜਿਸਨੂੰ ਬਿਸਟੇਬਲ ਗੇਟ ਵੀ ਕਿਹਾ ਜਾਂਦਾ ਹੈ, ਜਿਸਨੂੰ ਬਿਸਟੇਬਲ ਫਲਿੱਪ-ਫਲਾਪ ਵੀ ਕਿਹਾ ਜਾਂਦਾ ਹੈ, ਇੱਕ ਡਿਜੀਟਲ ਤਰਕ ਸਰਕਟ ਹੈ ਜੋ ਦੋ ਅਵਸਥਾਵਾਂ ਵਿੱਚ ਕੰਮ ਕਰ ਸਕਦਾ ਹੈ।ਫਲਿੱਪ-ਫਲੌਪ ਆਪਣੀ ਸਥਿਤੀ ਵਿੱਚ ਉਦੋਂ ਤੱਕ ਰਹਿੰਦੇ ਹਨ ਜਦੋਂ ਤੱਕ ਉਹ ਇੱਕ ਇਨਪੁਟ ਪਲਸ ਪ੍ਰਾਪਤ ਨਹੀਂ ਕਰਦੇ, ਜਿਸਨੂੰ ਟਰਿੱਗਰ ਵੀ ਕਿਹਾ ਜਾਂਦਾ ਹੈ।ਜਦੋਂ ਇੱਕ ਇਨਪੁਟ ਪਲਸ ਪ੍ਰਾਪਤ ਹੁੰਦਾ ਹੈ, ਫਲਿੱਪ-ਫਲਾਪ ਆਉਟਪੁੱਟ ਨਿਯਮਾਂ ਦੇ ਅਨੁਸਾਰ ਸਥਿਤੀ ਨੂੰ ਬਦਲਦੀ ਹੈ ਅਤੇ ਫਿਰ ਉਸ ਸਥਿਤੀ ਵਿੱਚ ਰਹਿੰਦੀ ਹੈ ਜਦੋਂ ਤੱਕ ਇੱਕ ਹੋਰ ਟਰਿੱਗਰ ਪ੍ਰਾਪਤ ਨਹੀਂ ਹੁੰਦਾ।
ਲੈਚ, ਪਲਸ ਪੱਧਰ ਪ੍ਰਤੀ ਸੰਵੇਦਨਸ਼ੀਲ, ਘੜੀ ਦੀ ਨਬਜ਼ ਦੇ ਪੱਧਰ ਦੇ ਅਧੀਨ ਸਥਿਤੀ ਨੂੰ ਬਦਲਦਾ ਹੈ, ਲੈਚ ਇੱਕ ਲੈਵਲ-ਟਰਿੱਗਰਡ ਸਟੋਰੇਜ ਯੂਨਿਟ ਹੈ, ਅਤੇ ਡੇਟਾ ਸਟੋਰੇਜ ਦੀ ਕਿਰਿਆ ਇਨਪੁਟ ਸਿਗਨਲ ਦੇ ਪੱਧਰ ਦੇ ਮੁੱਲ 'ਤੇ ਨਿਰਭਰ ਕਰਦੀ ਹੈ, ਸਿਰਫ ਉਦੋਂ ਜਦੋਂ ਲੈਚ ਰਾਜ ਨੂੰ ਸਮਰੱਥ ਕਰੋ, ਡਾਟਾ ਇਨਪੁਟ ਨਾਲ ਆਉਟਪੁੱਟ ਬਦਲ ਜਾਵੇਗਾ।ਲੈਚ ਫਲਿੱਪ-ਫਲਾਪ ਤੋਂ ਵੱਖਰਾ ਹੈ, ਇਹ ਡਾਟਾ ਲੈਚਿੰਗ ਨਹੀਂ ਹੈ, ਆਉਟਪੁੱਟ 'ਤੇ ਸਿਗਨਲ ਇੰਪੁੱਟ ਸਿਗਨਲ ਨਾਲ ਬਦਲਦਾ ਹੈ, ਜਿਵੇਂ ਕਿ ਇੱਕ ਬਫਰ ਵਿੱਚੋਂ ਲੰਘਦਾ ਸਿਗਨਲ;ਇੱਕ ਵਾਰ ਜਦੋਂ ਲੈਚ ਸਿਗਨਲ ਇੱਕ ਲੈਚ ਵਜੋਂ ਕੰਮ ਕਰਦਾ ਹੈ, ਤਾਂ ਡੇਟਾ ਲਾਕ ਹੋ ਜਾਂਦਾ ਹੈ ਅਤੇ ਇਨਪੁਟ ਸਿਗਨਲ ਕੰਮ ਨਹੀਂ ਕਰਦਾ ਹੈ।ਇੱਕ ਲੈਚ ਨੂੰ ਇੱਕ ਪਾਰਦਰਸ਼ੀ ਲੈਚ ਵੀ ਕਿਹਾ ਜਾਂਦਾ ਹੈ, ਜਿਸਦਾ ਮਤਲਬ ਹੈ ਕਿ ਆਉਟਪੁੱਟ ਇੰਪੁੱਟ ਲਈ ਪਾਰਦਰਸ਼ੀ ਹੁੰਦੀ ਹੈ ਜਦੋਂ ਇਸਨੂੰ ਲੈਚ ਨਹੀਂ ਕੀਤਾ ਜਾਂਦਾ ਹੈ।
ਲੈਚ ਅਤੇ ਫਲਿੱਪ-ਫਲਾਪ ਵਿਚਕਾਰ ਅੰਤਰ
ਲੈਚ ਅਤੇ ਫਲਿੱਪ-ਫਲਾਪ ਮੈਮੋਰੀ ਫੰਕਸ਼ਨ ਵਾਲੇ ਬਾਈਨਰੀ ਸਟੋਰੇਜ ਡਿਵਾਈਸ ਹਨ, ਜੋ ਕਿ ਵੱਖ-ਵੱਖ ਟਾਈਮਿੰਗ ਲੌਜਿਕ ਸਰਕਟਾਂ ਨੂੰ ਕੰਪੋਜ਼ ਕਰਨ ਲਈ ਬੁਨਿਆਦੀ ਡਿਵਾਈਸਾਂ ਵਿੱਚੋਂ ਇੱਕ ਹਨ।ਫਰਕ ਇਹ ਹੈ: ਲੈਚ ਇਸਦੇ ਸਾਰੇ ਇਨਪੁਟ ਸਿਗਨਲਾਂ ਨਾਲ ਸੰਬੰਧਿਤ ਹੈ, ਜਦੋਂ ਇਨਪੁਟ ਸਿਗਨਲ ਲੈਚ ਬਦਲਦਾ ਹੈ, ਕੋਈ ਘੜੀ ਟਰਮੀਨਲ ਨਹੀਂ ਹੁੰਦਾ;ਫਲਿੱਪ-ਫਲਾਪ ਨੂੰ ਘੜੀ ਦੁਆਰਾ ਨਿਯੰਤਰਿਤ ਕੀਤਾ ਜਾਂਦਾ ਹੈ, ਸਿਰਫ ਜਦੋਂ ਘੜੀ ਨੂੰ ਮੌਜੂਦਾ ਇਨਪੁਟ ਦਾ ਨਮੂਨਾ ਦੇਣ ਲਈ ਚਾਲੂ ਕੀਤਾ ਜਾਂਦਾ ਹੈ, ਆਉਟਪੁੱਟ ਤਿਆਰ ਕਰਦਾ ਹੈ।ਬੇਸ਼ੱਕ, ਕਿਉਂਕਿ ਲੈਚ ਅਤੇ ਫਲਿੱਪ-ਫਲਾਪ ਦੋਵੇਂ ਟਾਈਮਿੰਗ ਤਰਕ ਹਨ, ਆਉਟਪੁੱਟ ਨਾ ਸਿਰਫ ਮੌਜੂਦਾ ਇਨਪੁਟ ਨਾਲ ਸੰਬੰਧਿਤ ਹੈ, ਸਗੋਂ ਪਿਛਲੀ ਆਉਟਪੁੱਟ ਨਾਲ ਵੀ ਸੰਬੰਧਿਤ ਹੈ।
1. ਲੈਚ ਨੂੰ ਪੱਧਰ ਦੁਆਰਾ ਚਾਲੂ ਕੀਤਾ ਜਾਂਦਾ ਹੈ, ਨਾ ਕਿ ਸਮਕਾਲੀ ਨਿਯੰਤਰਣ ਦੁਆਰਾ।DFF ਘੜੀ ਦੇ ਕਿਨਾਰੇ ਅਤੇ ਸਮਕਾਲੀ ਨਿਯੰਤਰਣ ਦੁਆਰਾ ਸ਼ੁਰੂ ਕੀਤਾ ਜਾਂਦਾ ਹੈ।
2、ਲੈਚ ਇਨਪੁਟ ਪੱਧਰ ਪ੍ਰਤੀ ਸੰਵੇਦਨਸ਼ੀਲ ਹੁੰਦਾ ਹੈ ਅਤੇ ਵਾਇਰਿੰਗ ਦੇਰੀ ਨਾਲ ਪ੍ਰਭਾਵਿਤ ਹੁੰਦਾ ਹੈ, ਇਸਲਈ ਇਹ ਯਕੀਨੀ ਬਣਾਉਣਾ ਮੁਸ਼ਕਲ ਹੁੰਦਾ ਹੈ ਕਿ ਆਉਟਪੁੱਟ ਬੁਰਜ਼ ਪੈਦਾ ਨਾ ਕਰੇ;DFF burrs ਪੈਦਾ ਕਰਨ ਦੀ ਸੰਭਾਵਨਾ ਘੱਟ ਹੈ.
3, ਜੇ ਤੁਸੀਂ ਲੈਚ ਅਤੇ ਡੀਐਫਐਫ ਬਣਾਉਣ ਲਈ ਗੇਟ ਸਰਕਟਾਂ ਦੀ ਵਰਤੋਂ ਕਰਦੇ ਹੋ, ਤਾਂ ਲੈਚ ਡੀਐਫਐਫ ਨਾਲੋਂ ਘੱਟ ਗੇਟ ਸਰੋਤਾਂ ਦੀ ਖਪਤ ਕਰਦੀ ਹੈ, ਜੋ ਕਿ ਡੀਐਫਐਫ ਨਾਲੋਂ ਲੈਚ ਲਈ ਇੱਕ ਉੱਤਮ ਸਥਾਨ ਹੈ।ਇਸ ਲਈ, ASIC ਵਿੱਚ ਲੈਚ ਦੀ ਵਰਤੋਂ ਕਰਨ ਦਾ ਏਕੀਕਰਣ DFF ਤੋਂ ਵੱਧ ਹੈ, ਪਰ FPGA ਵਿੱਚ ਇਸਦੇ ਉਲਟ ਸੱਚ ਹੈ, ਕਿਉਂਕਿ FPGA ਵਿੱਚ ਕੋਈ ਮਿਆਰੀ ਲੈਚ ਯੂਨਿਟ ਨਹੀਂ ਹੈ, ਪਰ DFF ਯੂਨਿਟ ਹੈ, ਅਤੇ ਇੱਕ LATCH ਨੂੰ ਇੱਕ ਤੋਂ ਵੱਧ LE ਦੀ ਲੋੜ ਹੁੰਦੀ ਹੈ।latch ਪੱਧਰ ਨੂੰ ਚਾਲੂ ਕੀਤਾ ਜਾਂਦਾ ਹੈ, ਜੋ ਕਿ ਇੱਕ ਸਮਰੱਥ ਅੰਤ ਹੋਣ ਦੇ ਬਰਾਬਰ ਹੁੰਦਾ ਹੈ, ਅਤੇ ਐਕਟੀਵੇਸ਼ਨ ਤੋਂ ਬਾਅਦ (ਸਮਰੱਥ ਪੱਧਰ ਦੇ ਸਮੇਂ) ਇੱਕ ਤਾਰ ਦੇ ਬਰਾਬਰ ਹੁੰਦਾ ਹੈ, ਜੋ ਕਿ ਆਉਟਪੁੱਟ ਦੇ ਨਾਲ ਬਦਲਦਾ ਹੈ।ਗੈਰ-ਸਮਰੱਥ ਸਥਿਤੀ ਵਿੱਚ ਅਸਲੀ ਸਿਗਨਲ ਨੂੰ ਕਾਇਮ ਰੱਖਣਾ ਹੈ, ਜਿਸ ਨੂੰ ਦੇਖਿਆ ਜਾ ਸਕਦਾ ਹੈ ਅਤੇ ਫਲਿੱਪ-ਫਲਾਪ ਫਰਕ, ਅਸਲ ਵਿੱਚ, ਕਈ ਵਾਰ ਲੈਚ ff ਦਾ ਬਦਲ ਨਹੀਂ ਹੁੰਦਾ।
4, ਲੈਚ ਬਹੁਤ ਗੁੰਝਲਦਾਰ ਸਥਿਰ ਟਾਈਮਿੰਗ ਵਿਸ਼ਲੇਸ਼ਣ ਬਣ ਜਾਵੇਗਾ.
5, ਵਰਤਮਾਨ ਵਿੱਚ, ਲੈਚ ਸਿਰਫ ਬਹੁਤ ਹੀ ਉੱਚ-ਅੰਤ ਦੇ ਸਰਕਟ ਵਿੱਚ ਵਰਤਿਆ ਜਾਂਦਾ ਹੈ, ਜਿਵੇਂ ਕਿ ਇੰਟੈਲ ਦੇ P4 CPU।FPGA ਵਿੱਚ ਲੈਚ ਯੂਨਿਟ ਹੈ, ਰਜਿਸਟਰ ਯੂਨਿਟ ਨੂੰ ਇੱਕ ਲੈਚ ਯੂਨਿਟ ਦੇ ਰੂਪ ਵਿੱਚ ਸੰਰਚਿਤ ਕੀਤਾ ਜਾ ਸਕਦਾ ਹੈ, xilinx v2p ਮੈਨੂਅਲ ਵਿੱਚ ਰਜਿਸਟਰ/ਲੈਚ ਯੂਨਿਟ ਦੇ ਰੂਪ ਵਿੱਚ ਸੰਰਚਿਤ ਕੀਤਾ ਜਾਵੇਗਾ, ਅਟੈਚਮੈਂਟ xilinx ਅੱਧਾ ਟੁਕੜਾ ਬਣਤਰ ਚਿੱਤਰ ਹੈ।FPGAs ਦੇ ਹੋਰ ਮਾਡਲ ਅਤੇ ਨਿਰਮਾਤਾ ਜਾਂਚ ਕਰਨ ਲਈ ਨਹੀਂ ਗਏ।--ਵਿਅਕਤੀਗਤ ਤੌਰ 'ਤੇ, ਮੈਂ ਸੋਚਦਾ ਹਾਂ ਕਿ xilinx altera ਨਾਲ ਸਿੱਧਾ ਮੇਲ ਕਰਨ ਦੇ ਯੋਗ ਹੈ, ਕੁਝ LE ਕਰਨ ਲਈ ਵਧੇਰੇ ਮੁਸ਼ਕਲ ਹੋ ਸਕਦੀ ਹੈ, ਹਾਲਾਂਕਿ, xilinx ਡਿਵਾਈਸ ਨਹੀਂ ਹਰ ਇੱਕ ਟੁਕੜਾ ਇੰਨਾ ਕੌਂਫਿਗਰ ਕੀਤਾ ਜਾ ਸਕਦਾ ਹੈ, altera ਦੇ ਸਿਰਫ DDR ਇੰਟਰਫੇਸ ਵਿੱਚ ਇੱਕ ਵਿਸ਼ੇਸ਼ ਲੈਚ ਯੂਨਿਟ ਹੈ, ਆਮ ਤੌਰ 'ਤੇ ਸਿਰਫ ਹਾਈ-ਸਪੀਡ ਸਰਕਟ ਨੂੰ ਲੈਚ ਡਿਜ਼ਾਈਨ ਵਿੱਚ ਵਰਤਿਆ ਜਾਵੇਗਾ।altera ਦਾ LE ਕੋਈ ਲੈਚ ਬਣਤਰ ਨਹੀਂ ਹੈ, ਅਤੇ sp3 ਅਤੇ sp2e ਦੀ ਜਾਂਚ ਕਰੋ, ਅਤੇ ਹੋਰ ਨਾ ਜਾਂਚਣ ਲਈ, ਮੈਨੂਅਲ ਕਹਿੰਦਾ ਹੈ ਕਿ ਇਹ ਸੰਰਚਨਾ ਸਮਰਥਿਤ ਹੈ।ਅਲਟੇਰਾ ਬਾਰੇ ਵੈਂਗਡੀਅਨ ਸਮੀਕਰਨ ਸਹੀ ਹੈ, ਅਲਟੇਰਾ ਦੀ ff ਨੂੰ ਲੈਚ ਕਰਨ ਲਈ ਕੌਂਫਿਗਰ ਨਹੀਂ ਕੀਤਾ ਜਾ ਸਕਦਾ ਹੈ, ਇਹ ਲੈਚ ਨੂੰ ਲਾਗੂ ਕਰਨ ਲਈ ਇੱਕ ਲੁੱਕਅਪ ਟੇਬਲ ਦੀ ਵਰਤੋਂ ਕਰਦਾ ਹੈ।
ਸਧਾਰਣ ਡਿਜ਼ਾਈਨ ਨਿਯਮ ਹੈ: ਜ਼ਿਆਦਾਤਰ ਡਿਜ਼ਾਈਨਾਂ ਵਿੱਚ ਲੈਚ ਤੋਂ ਬਚੋ।ਇਹ ਤੁਹਾਨੂੰ ਡਿਜ਼ਾਈਨ ਕਰਨ ਦੇਵੇਗਾ ਕਿ ਸਮਾਂ ਪੂਰਾ ਹੋ ਗਿਆ ਹੈ, ਅਤੇ ਇਹ ਬਹੁਤ ਹੀ ਲੁਕਿਆ ਹੋਇਆ ਹੈ, ਗੈਰ-ਵਿਆਪਕ ਲੱਭ ਨਹੀਂ ਸਕਦਾ।latch ਸਭ ਤੋਂ ਵੱਡਾ ਖ਼ਤਰਾ ਬਰਰਾਂ ਨੂੰ ਫਿਲਟਰ ਨਾ ਕਰਨਾ ਹੈ।ਇਹ ਸਰਕਟ ਦੇ ਅਗਲੇ ਪੱਧਰ ਲਈ ਬਹੁਤ ਖਤਰਨਾਕ ਹੈ.ਇਸ ਲਈ, ਜਿੰਨਾ ਚਿਰ ਤੁਸੀਂ ਡੀ ਫਲਿੱਪ-ਫਲਾਪ ਸਥਾਨ ਦੀ ਵਰਤੋਂ ਕਰ ਸਕਦੇ ਹੋ, ਲੈਚ ਦੀ ਵਰਤੋਂ ਨਾ ਕਰੋ।