ਨਵਾਂ ਮੂਲ XC18V04VQG44C ਸਪਾਟ ਸਟਾਕ FPGA ਫੀਲਡ ਪ੍ਰੋਗਰਾਮੇਬਲ ਗੇਟ ਐਰੇ ਲਾਜਿਕ IC ਚਿੱਪ ਏਕੀਕ੍ਰਿਤ ਸਰਕਟ
ਉਤਪਾਦ ਗੁਣ
| TYPE | ਵਰਣਨ |
| ਸ਼੍ਰੇਣੀ | ਏਕੀਕ੍ਰਿਤ ਸਰਕਟ (ICs) |
| Mfr | AMD Xilinx |
| ਲੜੀ | - |
| ਪੈਕੇਜ | ਟਰੇ |
| ਉਤਪਾਦ ਸਥਿਤੀ | ਪੁਰਾਣੀ |
| ਪ੍ਰੋਗਰਾਮੇਬਲ ਕਿਸਮ | ਸਿਸਟਮ ਪ੍ਰੋਗਰਾਮੇਬਲ ਵਿੱਚ |
| ਮੈਮੋਰੀ ਦਾ ਆਕਾਰ | 4Mb |
| ਵੋਲਟੇਜ - ਸਪਲਾਈ | 3V ~ 3.6V |
| ਓਪਰੇਟਿੰਗ ਤਾਪਮਾਨ | 0°C ~ 70°C |
| ਮਾਊਂਟਿੰਗ ਦੀ ਕਿਸਮ | ਸਰਫੇਸ ਮਾਊਂਟ |
| ਪੈਕੇਜ / ਕੇਸ | 44-TQFP |
| ਸਪਲਾਇਰ ਡਿਵਾਈਸ ਪੈਕੇਜ | 44-VQFP (10×10) |
| ਅਧਾਰ ਉਤਪਾਦ ਨੰਬਰ | XC18V04 |
ਦਸਤਾਵੇਜ਼ ਅਤੇ ਮੀਡੀਆ
| ਸਰੋਤ ਦੀ ਕਿਸਮ | ਲਿੰਕ |
| ਡਾਟਾਸ਼ੀਟਾਂ | XC18V00 ਸੀਰੀਜ਼ |
| ਵਾਤਾਵਰਣ ਸੰਬੰਧੀ ਜਾਣਕਾਰੀ | Xiliinx RoHS ਸਰਟੀਫਿਕੇਟ |
| PCN ਅਪ੍ਰਚਲਨ/EOL | ਮਲਟੀਪਲ ਡਿਵਾਈਸਾਂ 01/Jun/2015 |
| PCN ਭਾਗ ਸਥਿਤੀ ਤਬਦੀਲੀ | ਪੁਰਜ਼ਿਆਂ ਨੂੰ 25/ਅਪ੍ਰੈਲ/2016 ਨੂੰ ਮੁੜ ਸਰਗਰਮ ਕੀਤਾ ਗਿਆ |
| HTML ਡੇਟਾਸ਼ੀਟ | XC18V00 ਸੀਰੀਜ਼ |
ਵਾਤਾਵਰਣ ਅਤੇ ਨਿਰਯਾਤ ਵਰਗੀਕਰਣ
| ਵਿਸ਼ੇਸ਼ਤਾ | ਵਰਣਨ |
| RoHS ਸਥਿਤੀ | ROHS3 ਅਨੁਕੂਲ |
| ਨਮੀ ਸੰਵੇਦਨਸ਼ੀਲਤਾ ਪੱਧਰ (MSL) | 3 (168 ਘੰਟੇ) |
| ਪਹੁੰਚ ਸਥਿਤੀ | ਪਹੁੰਚ ਪ੍ਰਭਾਵਿਤ ਨਹੀਂ |
| ਈ.ਸੀ.ਸੀ.ਐਨ | 3A991B1B1 |
| HTSUS | 8542.32.0071 |
ਵਧੀਕ ਸਰੋਤ
| ਵਿਸ਼ੇਸ਼ਤਾ | ਵਰਣਨ |
| ਮਿਆਰੀ ਪੈਕੇਜ | 160 |
Xilinx ਮੈਮੋਰੀ - FPGAs ਲਈ ਸੰਰਚਨਾ ਪ੍ਰੋਮ
Xilinx ਇਨ-ਸਿਸਟਮ ਪ੍ਰੋਗਰਾਮੇਬਲ ਕੌਂਫਿਗਰੇਸ਼ਨ PROM (ਚਿੱਤਰ 1) ਦੀ XC18V00 ਲੜੀ ਪੇਸ਼ ਕਰਦਾ ਹੈ।ਇਸ 3.3V ਪਰਿਵਾਰ ਵਿੱਚ ਡਿਵਾਈਸਾਂ ਵਿੱਚ ਇੱਕ 4-ਮੈਗਾਬਾਈਟ, ਇੱਕ 2-ਮੈਗਾਬਾਈਟ, ਇੱਕ 1-ਮੈਗਾਬਾਈਟ, ਅਤੇ ਇੱਕ 512-ਕਿਲੋਬਿਟ PROM ਸ਼ਾਮਲ ਹੈ ਜੋ Xilinx FPGA ਸੰਰਚਨਾ ਬਿੱਟਸਟ੍ਰੀਮ ਨੂੰ ਮੁੜ-ਪ੍ਰੋਗਰਾਮਿੰਗ ਅਤੇ ਸਟੋਰ ਕਰਨ ਲਈ ਇੱਕ ਆਸਾਨ-ਟੌਜ਼, ਲਾਗਤ-ਪ੍ਰਭਾਵਸ਼ਾਲੀ ਵਿਧੀ ਪ੍ਰਦਾਨ ਕਰਦੇ ਹਨ।
ਜਦੋਂ FPGA ਮਾਸਟਰ ਸੀਰੀਅਲ ਮੋਡ ਵਿੱਚ ਹੁੰਦਾ ਹੈ, ਇਹ ਇੱਕ ਸੰਰਚਨਾ ਘੜੀ ਬਣਾਉਂਦਾ ਹੈ ਜੋ PROM ਨੂੰ ਚਲਾਉਂਦਾ ਹੈ।CE ਅਤੇ OE ਦੇ ਸਮਰੱਥ ਹੋਣ ਤੋਂ ਬਾਅਦ ਇੱਕ ਛੋਟਾ ਪਹੁੰਚ ਸਮਾਂ, ਡੇਟਾ PROM ਡੇਟਾ (D0) ਪਿੰਨ ਉੱਤੇ ਉਪਲਬਧ ਹੁੰਦਾ ਹੈ ਜੋ FPGA DIN ਪਿੰਨ ਨਾਲ ਜੁੜਿਆ ਹੁੰਦਾ ਹੈ।ਨਵਾਂ ਡਾਟਾ ਹਰੇਕ ਵਧਦੀ ਘੜੀ ਦੇ ਕਿਨਾਰੇ ਤੋਂ ਬਾਅਦ ਥੋੜ੍ਹੇ ਸਮੇਂ ਵਿੱਚ ਉਪਲਬਧ ਹੁੰਦਾ ਹੈ।FPGA ਸੰਰਚਨਾ ਨੂੰ ਪੂਰਾ ਕਰਨ ਲਈ ਘੜੀ ਦੀਆਂ ਦਾਲਾਂ ਦੀ ਉਚਿਤ ਸੰਖਿਆ ਤਿਆਰ ਕਰਦਾ ਹੈ।ਜਦੋਂ FPGA ਸਲੇਵ ਸੀਰੀਅਲ ਮੋਡ ਵਿੱਚ ਹੁੰਦਾ ਹੈ, ਤਾਂ PROM ਅਤੇ FPGA ਇੱਕ ਬਾਹਰੀ ਘੜੀ ਦੁਆਰਾ ਘੜੀ ਜਾਂਦੇ ਹਨ।
ਜਦੋਂ FPGA ਮਾਸਟਰ ਸਿਲੈਕਟ MAP ਮੋਡ ਵਿੱਚ ਹੁੰਦਾ ਹੈ, FPGA ਇੱਕ ਸੰਰਚਨਾ ਘੜੀ ਤਿਆਰ ਕਰਦਾ ਹੈ ਜੋ PROM ਨੂੰ ਚਲਾਉਂਦਾ ਹੈ।ਜਦੋਂ FPGA ਸਲੇਵ ਪੈਰਲਲ ਜਾਂ ਸਲੇਵ ਸਿਲੈਕਟ MAP ਮੋਡ ਵਿੱਚ ਹੁੰਦਾ ਹੈ, ਤਾਂ ਇੱਕ ਬਾਹਰੀ ਔਸਿਲੇਟਰ ਕੌਂਫਿਗਰੇਸ਼ਨ ਕਲਾਕ ਤਿਆਰ ਕਰਦਾ ਹੈ ਜੋ PROM ਅਤੇ FPGA ਨੂੰ ਚਲਾਉਂਦਾ ਹੈ।CE ਅਤੇ OE ਦੇ ਸਮਰੱਥ ਹੋਣ ਤੋਂ ਬਾਅਦ, ਡੇਟਾ PROM ਦੇ ਡੇਟਾ (D0-D7) ਪਿੰਨਾਂ 'ਤੇ ਉਪਲਬਧ ਹੁੰਦਾ ਹੈ।ਨਵਾਂ ਡਾਟਾ ਹਰੇਕ ਵਧਦੀ ਘੜੀ ਦੇ ਕਿਨਾਰੇ ਤੋਂ ਬਾਅਦ ਥੋੜ੍ਹੇ ਸਮੇਂ ਵਿੱਚ ਉਪਲਬਧ ਹੁੰਦਾ ਹੈ।CCLK ਦੇ ਹੇਠਲੇ ਵਧਦੇ ਕਿਨਾਰੇ 'ਤੇ ਡੇਟਾ ਨੂੰ FPGA ਵਿੱਚ ਬੰਦ ਕੀਤਾ ਗਿਆ ਹੈ।ਸਲੇਵ ਪੈਰਲਲ ਜਾਂ ਸਲੇਵ ਸਿਲੈਕਟ MAP ਮੋਡਾਂ ਵਿੱਚ ਇੱਕ ਮੁਫਤ-ਚਲਣ ਵਾਲਾ ਔਸਿਲੇਟਰ ਵਰਤਿਆ ਜਾ ਸਕਦਾ ਹੈ।
ਹੇਠਾਂ ਦਿੱਤੀ ਡਿਵਾਈਸ ਦੇ CE ਇਨਪੁਟ ਨੂੰ ਚਲਾਉਣ ਲਈ ਸੀਈਓ ਆਉਟਪੁੱਟ ਦੀ ਵਰਤੋਂ ਕਰਕੇ ਕਈ ਡਿਵਾਈਸਾਂ ਨੂੰ ਕੈਸਕੇਡ ਕੀਤਾ ਜਾ ਸਕਦਾ ਹੈ।ਇਸ ਲੜੀ ਦੇ ਸਾਰੇ PROM ਦੇ ਘੜੀ ਇਨਪੁਟ ਅਤੇ ਡੇਟਾ ਆਊਟਪੁੱਟ ਆਪਸ ਵਿੱਚ ਜੁੜੇ ਹੋਏ ਹਨ।ਸਾਰੀਆਂ ਡਿਵਾਈਸਾਂ ਅਨੁਕੂਲ ਹਨ ਅਤੇ ਪਰਿਵਾਰ ਦੇ ਦੂਜੇ ਮੈਂਬਰਾਂ ਜਾਂ XC17V00 ਇੱਕ-ਵਾਰ ਪ੍ਰੋਗਰਾਮੇਬਲ ਸੀਰੀਅਲ PROM ਪਰਿਵਾਰ ਨਾਲ ਕੈਸਕੇਡ ਕੀਤੀਆਂ ਜਾ ਸਕਦੀਆਂ ਹਨ।
