10AX048H2F34E2SG 100% ਨਵਾਂ ਅਤੇ ਅਸਲ ਆਪਣਾ ਸਟਾਕ ਏਕੀਕ੍ਰਿਤ ਸਰਕਟ ਉੱਚ-ਪ੍ਰਦਰਸ਼ਨ ਵਾਲੀ ਘੜੀ ਬਫਰ ਪਰਿਵਾਰ

10AX048H2F34E2SG 100% ਨਵਾਂ ਅਤੇ ਅਸਲੀ ਖੁਦ ਦਾ ਸਟਾਕ ਏਕੀਕ੍ਰਿਤ ਸਰਕਟ ਉੱਚ-ਪ੍ਰਦਰਸ਼ਨ ਵਾਲੀ ਘੜੀ ਬਫਰ ਪਰਿਵਾਰਕ ਵਿਸ਼ੇਸ਼ ਚਿੱਤਰ

ਛੋਟਾ ਵੇਰਵਾ:

ਅਰਰੀਆ 10 ਡਿਵਾਈਸ ਫੈਮਿਲੀ ਮੱਧ-ਰੇਂਜ ਅਤੇ ਉੱਚ-ਅੰਤ ਦੇ FPGA ਦੀ ਪਿਛਲੀ ਪੀੜ੍ਹੀ ਦੇ ਮੁਕਾਬਲੇ ਉੱਚ ਪ੍ਰਦਰਸ਼ਨ ਪ੍ਰਦਾਨ ਕਰਦੀ ਹੈ ਅਤੇ ਪਾਵਰ-ਸੇਵਿੰਗ ਤਕਨਾਲੋਜੀਆਂ ਦੇ ਇੱਕ ਵਿਆਪਕ ਸੈੱਟ ਦੁਆਰਾ ਪ੍ਰਾਪਤ ਕੀਤੀ ਉੱਚ ਕੁਸ਼ਲਤਾ ਦੀ ਪੇਸ਼ਕਸ਼ ਕਰਦੀ ਹੈ।Arria 10 ਡਿਵਾਈਸ ਵਿਭਿੰਨ ਬਾਜ਼ਾਰਾਂ ਵਿੱਚ ਉੱਚ ਪ੍ਰਦਰਸ਼ਨ, ਪਾਵਰ-ਸੰਵੇਦਨਸ਼ੀਲ, ਮਿਡਰੇਂਜ ਐਪਲੀਕੇਸ਼ਨਾਂ ਲਈ ਆਦਰਸ਼ ਹਨ।

ਸਾਨੂੰ ਈਮੇਲ ਭੇਜੋ ਡੇਟਸ਼ੀਟ ਡਾਊਨਲੋਡ ਕਰੋ

ਉਤਪਾਦ ਦਾ ਵੇਰਵਾ

ਉਤਪਾਦ ਟੈਗ

ਉਤਪਾਦ ਗੁਣ

EU RoHS	ਅਨੁਕੂਲ
ECCN (US)	3A001.a.7.ਬੀ
ਭਾਗ ਸਥਿਤੀ	ਕਿਰਿਆਸ਼ੀਲ
HTS	8542.39.00.01
ਆਟੋਮੋਟਿਵ	No
ਪੀ.ਪੀ.ਏ.ਪੀ	No
ਖਾਨਦਾਨ ਦਾ ਨਾ	Arria® 10 GX
ਪ੍ਰਕਿਰਿਆ ਤਕਨਾਲੋਜੀ	20nm
ਉਪਭੋਗਤਾ I/Os	492
ਰਜਿਸਟਰਾਂ ਦੀ ਗਿਣਤੀ	727160 ਹੈ
ਓਪਰੇਟਿੰਗ ਸਪਲਾਈ ਵੋਲਟੇਜ (V)	0.9
ਤਰਕ ਤੱਤ	480000
ਗੁਣਕ ਦੀ ਸੰਖਿਆ	2736 (18x19)
ਪ੍ਰੋਗਰਾਮ ਮੈਮੋਰੀ ਦੀ ਕਿਸਮ	SRAM
ਏਮਬੈਡਡ ਮੈਮੋਰੀ (Kbit)	28760 ਹੈ
ਬਲਾਕ RAM ਦੀ ਕੁੱਲ ਸੰਖਿਆ	1438
EMACs	3
ਡਿਵਾਈਸ ਤਰਕ ਇਕਾਈਆਂ	480000
DLLs/PLLs ਦੀ ਡਿਵਾਈਸ ਨੰਬਰ	12
ਟ੍ਰਾਂਸਸੀਵਰ ਚੈਨਲ	36
ਟ੍ਰਾਂਸਸੀਵਰ ਸਪੀਡ (Gbps)	17.4
ਸਮਰਪਿਤ ਡੀ.ਐਸ.ਪੀ	1368
ਪੀ.ਸੀ.ਆਈ	2
ਪ੍ਰੋਗਰਾਮੇਬਿਲਟੀ	ਹਾਂ
ਰੀਪ੍ਰੋਗਰਾਮੇਬਿਲਟੀ ਸਪੋਰਟ	ਹਾਂ
ਕਾਪੀ ਸੁਰੱਖਿਆ	ਹਾਂ
ਇਨ-ਸਿਸਟਮ ਪ੍ਰੋਗਰਾਮੇਬਿਲਟੀ	ਹਾਂ
ਸਪੀਡ ਗ੍ਰੇਡ	2
ਸਿੰਗਲ-ਐਂਡਡ I/O ਮਿਆਰ	LVTTL\|LVCMOS
ਬਾਹਰੀ ਮੈਮੋਰੀ ਇੰਟਰਫੇਸ	DDR3 SDRAM\|DDR4\|LPDDR3\|RLDRAM II\|RLDRAM III\|QDRII+SRAM
ਨਿਊਨਤਮ ਓਪਰੇਟਿੰਗ ਸਪਲਾਈ ਵੋਲਟੇਜ (V)	0.87
ਅਧਿਕਤਮ ਓਪਰੇਟਿੰਗ ਸਪਲਾਈ ਵੋਲਟੇਜ (V)	0.93
I/O ਵੋਲਟੇਜ (V)	1.2\|1.25\|1.35\|1.5\|1.8\|2.5\|3
ਘੱਟੋ-ਘੱਟ ਓਪਰੇਟਿੰਗ ਤਾਪਮਾਨ (°C)	0
ਵੱਧ ਤੋਂ ਵੱਧ ਓਪਰੇਟਿੰਗ ਤਾਪਮਾਨ (°C)	100
ਸਪਲਾਇਰ ਤਾਪਮਾਨ ਗ੍ਰੇਡ	ਵਿਸਤ੍ਰਿਤ
ਵਪਾਰ ਦਾ ਨਾਮ	ਅਰਰੀਆ
ਮਾਊਂਟਿੰਗ	ਸਰਫੇਸ ਮਾਊਂਟ
ਪੈਕੇਜ ਦੀ ਉਚਾਈ	2.8
ਪੈਕੇਜ ਚੌੜਾਈ	35
ਪੈਕੇਜ ਦੀ ਲੰਬਾਈ	35
ਪੀਸੀਬੀ ਬਦਲ ਗਿਆ ਹੈ	1152
ਸਟੈਂਡਰਡ ਪੈਕੇਜ ਨਾਮ	ਬੀਜੀਏ
ਸਪਲਾਇਰ ਪੈਕੇਜ	FBGA
ਪਿੰਨ ਗਿਣਤੀ	1152
ਲੀਡ ਸ਼ਕਲ	ਗੇਂਦ

ਉਤਪਾਦ ਦੀ ਜਾਣ-ਪਛਾਣ

Intel Arria 10 ਡਿਵਾਈਸਾਂ ਤਰਕ ਫੈਬਰਿਕ ਦੇ ਬੁਨਿਆਦੀ ਬਿਲਡਿੰਗ ਬਲਾਕ ਦੇ ਤੌਰ ਤੇ 20 nm ALM ਦੀ ਵਰਤੋਂ ਕਰਦੀਆਂ ਹਨ।ALM ਆਰਕੀਟੈਕਚਰ ਪਿਛਲੀ ਪੀੜ੍ਹੀ ਦੇ FPGAs ਵਾਂਗ ਹੀ ਹੈ, ਜੋ ਕਿ ਤਰਕ ਫੰਕਸ਼ਨਾਂ ਨੂੰ ਕੁਸ਼ਲ ਲਾਗੂ ਕਰਨ ਅਤੇ ਡਿਵਾਈਸ ਪੀੜ੍ਹੀਆਂ ਵਿਚਕਾਰ IP ਦੇ ਆਸਾਨ ਰੂਪਾਂਤਰਣ ਦੀ ਆਗਿਆ ਦਿੰਦਾ ਹੈ।ALM ਇੱਕ 8-ਇਨਪੁਟ ਫ੍ਰੈਕਚਰੇਬਲ ਲੁੱਕ-ਅੱਪ ਟੇਬਲ (LUT) ਦੀ ਵਰਤੋਂ ਕਰਦਾ ਹੈ ਤਾਂ ਜੋ ਰਜਿਸਟਰ-ਅਮੀਰ ਡਿਜ਼ਾਈਨਾਂ ਵਿੱਚ ਸਮਾਂ ਬੰਦ ਕਰਨ ਵਿੱਚ ਸੁਧਾਰ ਕੀਤਾ ਜਾ ਸਕੇ ਅਤੇ ਰਵਾਇਤੀ ਦੋ-ਰਜਿਸਟਰ ਪ੍ਰਤੀ LUT ਆਰਕੀਟੈਕਚਰ ਨਾਲੋਂ ਇੱਕ ਹੋਰ ਉੱਚ ਡਿਜ਼ਾਇਨ ਪੈਕਿੰਗ ਸਮਰੱਥਾ ਨੂੰ ਪ੍ਰਾਪਤ ਕਰਨ ਲਈ ਚਾਰ ਸਮਰਪਿਤ ਰਜਿਸਟਰਾਂ ਦੇ ਨਾਲ।