10AX115H2F34E2SG FPGA Arria® 10 GX ਪਰਿਵਾਰ 1150000 ਸੈੱਲ 20nm ਤਕਨਾਲੋਜੀ 0.9V 1152-ਪਿਨ FC-FBGA
ਉਤਪਾਦ ਤਕਨੀਕੀ ਨਿਰਧਾਰਨ
| EU RoHS | ਅਨੁਕੂਲ |
| ECCN (US) | 3A991 |
| ਭਾਗ ਸਥਿਤੀ | ਕਿਰਿਆਸ਼ੀਲ |
| HTS | 8542.39.00.01 |
| SVHC | ਹਾਂ |
| SVHC ਥ੍ਰੈਸ਼ਹੋਲਡ ਤੋਂ ਵੱਧ ਗਿਆ ਹੈ | ਹਾਂ |
| ਆਟੋਮੋਟਿਵ | No |
| ਪੀ.ਪੀ.ਏ.ਪੀ | No |
| ਖਾਨਦਾਨ ਦਾ ਨਾ | Arria® 10 GX |
| ਪ੍ਰਕਿਰਿਆ ਤਕਨਾਲੋਜੀ | 20nm |
| ਉਪਭੋਗਤਾ I/Os | 504 |
| ਰਜਿਸਟਰਾਂ ਦੀ ਗਿਣਤੀ | 1708800 ਹੈ |
| ਓਪਰੇਟਿੰਗ ਸਪਲਾਈ ਵੋਲਟੇਜ (V) | 0.9 |
| ਤਰਕ ਤੱਤ | 1150000 |
| ਗੁਣਕ ਦੀ ਸੰਖਿਆ | 3036 (18x19) |
| ਪ੍ਰੋਗਰਾਮ ਮੈਮੋਰੀ ਦੀ ਕਿਸਮ | SRAM |
| ਏਮਬੈਡਡ ਮੈਮੋਰੀ (Kbit) | 54260 ਹੈ |
| ਬਲਾਕ RAM ਦੀ ਕੁੱਲ ਸੰਖਿਆ | 2713 |
| EMACs | 3 |
| ਡਿਵਾਈਸ ਤਰਕ ਇਕਾਈਆਂ | 1150000 |
| DLLs/PLLs ਦੀ ਡਿਵਾਈਸ ਨੰਬਰ | 32 |
| ਟ੍ਰਾਂਸਸੀਵਰ ਚੈਨਲ | 96 |
| ਟ੍ਰਾਂਸਸੀਵਰ ਸਪੀਡ (Gbps) | 17.4 |
| ਸਮਰਪਿਤ ਡੀ.ਐਸ.ਪੀ | 1518 |
| ਪੀ.ਸੀ.ਆਈ | 4 |
| ਪ੍ਰੋਗਰਾਮੇਬਿਲਟੀ | ਹਾਂ |
| ਰੀਪ੍ਰੋਗਰਾਮੇਬਿਲਟੀ ਸਪੋਰਟ | ਹਾਂ |
| ਕਾਪੀ ਸੁਰੱਖਿਆ | ਹਾਂ |
| ਇਨ-ਸਿਸਟਮ ਪ੍ਰੋਗਰਾਮੇਬਿਲਟੀ | ਹਾਂ |
| ਸਪੀਡ ਗ੍ਰੇਡ | 2 |
| ਸਿੰਗਲ-ਐਂਡਡ I/O ਮਿਆਰ | LVTTL|LVCMOS |
| ਬਾਹਰੀ ਮੈਮੋਰੀ ਇੰਟਰਫੇਸ | DDR3 SDRAM|DDR4|LPDDR3|RLDRAM II|RLDRAM III|QDRII+SRAM |
| ਨਿਊਨਤਮ ਓਪਰੇਟਿੰਗ ਸਪਲਾਈ ਵੋਲਟੇਜ (V) | 0.87 |
| ਅਧਿਕਤਮ ਓਪਰੇਟਿੰਗ ਸਪਲਾਈ ਵੋਲਟੇਜ (V) | 0.93 |
| I/O ਵੋਲਟੇਜ (V) | 1.2|1.25|1.35|1.5|1.8|2.5|3 |
| ਘੱਟੋ-ਘੱਟ ਓਪਰੇਟਿੰਗ ਤਾਪਮਾਨ (°C) | 0 |
| ਵੱਧ ਤੋਂ ਵੱਧ ਓਪਰੇਟਿੰਗ ਤਾਪਮਾਨ (°C) | 100 |
| ਸਪਲਾਇਰ ਤਾਪਮਾਨ ਗ੍ਰੇਡ | ਵਿਸਤ੍ਰਿਤ |
| ਵਪਾਰ ਦਾ ਨਾਮ | ਅਰਰੀਆ |
| ਮਾਊਂਟਿੰਗ | ਸਰਫੇਸ ਮਾਊਂਟ |
| ਪੈਕੇਜ ਦੀ ਉਚਾਈ | 2.95 |
| ਪੈਕੇਜ ਚੌੜਾਈ | 35 |
| ਪੈਕੇਜ ਦੀ ਲੰਬਾਈ | 35 |
| ਪੀਸੀਬੀ ਬਦਲ ਗਿਆ ਹੈ | 1152 |
| ਸਟੈਂਡਰਡ ਪੈਕੇਜ ਨਾਮ | ਬੀਜੀਏ |
| ਸਪਲਾਇਰ ਪੈਕੇਜ | FC-FBGA |
| ਪਿੰਨ ਗਿਣਤੀ | 1152 |
| ਲੀਡ ਸ਼ਕਲ | ਗੇਂਦ |
FPGA ਅਤੇ CPLD ਵਿਚਕਾਰ ਅੰਤਰ ਅਤੇ ਸਬੰਧ
1. FPGA ਪਰਿਭਾਸ਼ਾ ਅਤੇ ਵਿਸ਼ੇਸ਼ਤਾਵਾਂ
FPGAਲਾਜਿਕ ਸੈੱਲ ਐਰੇ (LCA) ਅਤੇ ਕੌਂਫਿਗਰੇਬਲ ਲਾਜਿਕ ਬਲਾਕ (CLB) ਅਤੇ ਇਨਪੁਟ ਆਉਟਪੁੱਟ (IOB) ਬਲਾਕ ਅਤੇ ਇੰਟਰਕਨੈਕਟ ਨਾਮਕ ਇੱਕ ਨਵੀਂ ਧਾਰਨਾ ਨੂੰ ਅਪਣਾਉਂਦੀ ਹੈ।ਸੰਰਚਨਾਯੋਗ ਤਰਕ ਮੋਡੀਊਲ ਉਪਭੋਗਤਾ ਫੰਕਸ਼ਨ ਨੂੰ ਮਹਿਸੂਸ ਕਰਨ ਲਈ ਬੁਨਿਆਦੀ ਇਕਾਈ ਹੈ, ਜੋ ਆਮ ਤੌਰ 'ਤੇ ਇੱਕ ਐਰੇ ਵਿੱਚ ਵਿਵਸਥਿਤ ਹੁੰਦਾ ਹੈ ਅਤੇ ਪੂਰੀ ਚਿੱਪ ਨੂੰ ਫੈਲਾਉਂਦਾ ਹੈ।ਇਨਪੁਟ-ਆਉਟਪੁੱਟ ਮੋਡੀਊਲ IOB ਚਿੱਪ 'ਤੇ ਤਰਕ ਅਤੇ ਬਾਹਰੀ ਪੈਕੇਜ ਪਿੰਨ ਦੇ ਵਿਚਕਾਰ ਇੰਟਰਫੇਸ ਨੂੰ ਪੂਰਾ ਕਰਦਾ ਹੈ, ਅਤੇ ਆਮ ਤੌਰ 'ਤੇ ਚਿੱਪ ਐਰੇ ਦੇ ਦੁਆਲੇ ਵਿਵਸਥਿਤ ਹੁੰਦਾ ਹੈ।ਅੰਦਰੂਨੀ ਵਾਇਰਿੰਗ ਵਿੱਚ ਵੱਖ-ਵੱਖ ਲੰਬਾਈ ਦੀਆਂ ਤਾਰਾਂ ਦੇ ਹਿੱਸੇ ਅਤੇ ਕੁਝ ਪ੍ਰੋਗਰਾਮੇਬਲ ਕੁਨੈਕਸ਼ਨ ਸਵਿੱਚ ਹੁੰਦੇ ਹਨ, ਜੋ ਇੱਕ ਖਾਸ ਫੰਕਸ਼ਨ ਦੇ ਨਾਲ ਇੱਕ ਸਰਕਟ ਬਣਾਉਣ ਲਈ ਵੱਖ-ਵੱਖ ਪ੍ਰੋਗਰਾਮੇਬਲ ਲੌਜਿਕ ਬਲਾਕਾਂ ਜਾਂ I/O ਬਲਾਕਾਂ ਨੂੰ ਜੋੜਦੇ ਹਨ।
FPGA ਦੀਆਂ ਬੁਨਿਆਦੀ ਵਿਸ਼ੇਸ਼ਤਾਵਾਂ ਹਨ:
- ASIC ਸਰਕਟ ਨੂੰ ਡਿਜ਼ਾਈਨ ਕਰਨ ਲਈ FPGA ਦੀ ਵਰਤੋਂ ਕਰਦੇ ਹੋਏ, ਉਪਭੋਗਤਾਵਾਂ ਨੂੰ ਉਤਪਾਦਨ ਪ੍ਰੋਜੈਕਟ ਕਰਨ ਦੀ ਜ਼ਰੂਰਤ ਨਹੀਂ ਹੈ, ਇੱਕ ਢੁਕਵੀਂ ਚਿੱਪ ਪ੍ਰਾਪਤ ਕਰ ਸਕਦੇ ਹਨ;
- FPGA ਨੂੰ ਹੋਰ ਪੂਰੀ ਤਰ੍ਹਾਂ ਅਨੁਕੂਲਿਤ ਜਾਂ ਅਰਧ-ਕਸਟਮਾਈਜ਼ਡ ਦੇ ਪਾਇਲਟ ਨਮੂਨੇ ਵਜੋਂ ਵਰਤਿਆ ਜਾ ਸਕਦਾ ਹੈASIC ਸਰਕਟ;
- FPGA ਵਿੱਚ ਭਰਪੂਰ ਟਰਿੱਗਰ ਅਤੇ I/O ਪਿੰਨ ਹਨ;
- FPGA ਸਭ ਤੋਂ ਛੋਟਾ ਡਿਜ਼ਾਈਨ ਚੱਕਰ, ਸਭ ਤੋਂ ਘੱਟ ਵਿਕਾਸ ਲਾਗਤ ਅਤੇ ASIC ਸਰਕਟ ਵਿੱਚ ਸਭ ਤੋਂ ਘੱਟ ਜੋਖਮ ਵਾਲੇ ਉਪਕਰਣਾਂ ਵਿੱਚੋਂ ਇੱਕ ਹੈ।
- FPGA ਹਾਈ-ਸਪੀਡ CHMOS ਪ੍ਰਕਿਰਿਆ, ਘੱਟ ਬਿਜਲੀ ਦੀ ਖਪਤ ਨੂੰ ਅਪਣਾਉਂਦੀ ਹੈ, ਅਤੇ CMOS ਅਤੇ TTL ਪੱਧਰਾਂ ਦੇ ਅਨੁਕੂਲ ਹੋ ਸਕਦੀ ਹੈ।
2, CPLD ਪਰਿਭਾਸ਼ਾ ਅਤੇ ਵਿਸ਼ੇਸ਼ਤਾਵਾਂ
CPLDਮੁੱਖ ਤੌਰ 'ਤੇ ਪ੍ਰੋਗਰਾਮੇਬਲ ਇੰਟਰਕਨੈਕਸ਼ਨ ਮੈਟ੍ਰਿਕਸ ਯੂਨਿਟ ਦੇ ਕੇਂਦਰ ਦੁਆਲੇ ਪ੍ਰੋਗਰਾਮੇਬਲ ਲਾਜਿਕ ਮੈਕਰੋ ਸੈੱਲ (LMC) ਦਾ ਬਣਿਆ ਹੁੰਦਾ ਹੈ, ਜਿਸ ਵਿੱਚ LMC ਤਰਕ ਬਣਤਰ ਵਧੇਰੇ ਗੁੰਝਲਦਾਰ ਹੈ, ਅਤੇ ਇੱਕ ਗੁੰਝਲਦਾਰ I/O ਯੂਨਿਟ ਇੰਟਰਕਨੈਕਸ਼ਨ ਬਣਤਰ ਹੈ, ਉਪਭੋਗਤਾ ਦੁਆਰਾ ਤਿਆਰ ਕੀਤਾ ਜਾ ਸਕਦਾ ਹੈ ਖਾਸ ਕਾਰਜਾਂ ਨੂੰ ਪੂਰਾ ਕਰਨ ਲਈ, ਖਾਸ ਸਰਕਟ ਢਾਂਚੇ ਦੀਆਂ ਲੋੜਾਂ।ਕਿਉਂਕਿ ਲਾਜਿਕ ਬਲਾਕ CPLD ਵਿੱਚ ਸਥਿਰ ਲੰਬਾਈ ਦੀਆਂ ਧਾਤ ਦੀਆਂ ਤਾਰਾਂ ਨਾਲ ਆਪਸ ਵਿੱਚ ਜੁੜੇ ਹੋਏ ਹਨ, ਇਸ ਲਈ ਡਿਜ਼ਾਇਨ ਕੀਤੇ ਤਰਕ ਸਰਕਟ ਵਿੱਚ ਸਮੇਂ ਦੀ ਭਵਿੱਖਬਾਣੀ ਹੁੰਦੀ ਹੈ ਅਤੇ ਖੰਡਿਤ ਇੰਟਰਕਨੈਕਟ ਬਣਤਰ ਦੇ ਸਮੇਂ ਦੀ ਅਧੂਰੀ ਭਵਿੱਖਬਾਣੀ ਦੇ ਨੁਕਸਾਨ ਤੋਂ ਬਚਦਾ ਹੈ।1990 ਦੇ ਦਹਾਕੇ ਤੱਕ, CPLD ਹੋਰ ਤੇਜ਼ੀ ਨਾਲ ਵਿਕਸਤ ਹੋਇਆ, ਨਾ ਸਿਰਫ਼ ਇਲੈਕਟ੍ਰੀਕਲ ਇਰੇਜ਼ਰ ਵਿਸ਼ੇਸ਼ਤਾਵਾਂ ਨਾਲ, ਸਗੋਂ ਐਡਵਾਂਸਡ ਵਿਸ਼ੇਸ਼ਤਾਵਾਂ ਜਿਵੇਂ ਕਿ ਐਜ ਸਕੈਨਿੰਗ ਅਤੇ ਔਨਲਾਈਨ ਪ੍ਰੋਗਰਾਮਿੰਗ ਨਾਲ ਵੀ।
CPLD ਪ੍ਰੋਗਰਾਮਿੰਗ ਦੀਆਂ ਵਿਸ਼ੇਸ਼ਤਾਵਾਂ ਇਸ ਪ੍ਰਕਾਰ ਹਨ:
- ਲਾਜ਼ੀਕਲ ਅਤੇ ਮੈਮੋਰੀ ਸਰੋਤ ਭਰਪੂਰ ਹਨ (Cypress De1ta 39K200 ਵਿੱਚ 480 Kb ਤੋਂ ਵੱਧ RAM ਹੈ);
- ਬੇਲੋੜੇ ਰੂਟਿੰਗ ਸਰੋਤਾਂ ਦੇ ਨਾਲ ਲਚਕਦਾਰ ਟਾਈਮਿੰਗ ਮਾਡਲ;
- ਪਿੰਨ ਆਉਟਪੁੱਟ ਨੂੰ ਬਦਲਣ ਲਈ ਲਚਕਦਾਰ;
- ਸਿਸਟਮ ਤੇ ਇੰਸਟਾਲ ਕੀਤਾ ਜਾ ਸਕਦਾ ਹੈ ਅਤੇ ਮੁੜ-ਪ੍ਰੋਗਰਾਮ ਕੀਤਾ ਜਾ ਸਕਦਾ ਹੈ;
- ਵੱਡੀ ਗਿਣਤੀ ਵਿੱਚ I/O ਯੂਨਿਟ;
3. FPGA ਅਤੇ CPLD ਵਿਚਕਾਰ ਅੰਤਰ ਅਤੇ ਕਨੈਕਸ਼ਨ
CPLD ਗੁੰਝਲਦਾਰ ਪ੍ਰੋਗਰਾਮੇਬਲ ਤਰਕ ਯੰਤਰ ਦਾ ਸੰਖੇਪ ਰੂਪ ਹੈ, FPGA ਫੀਲਡ ਪ੍ਰੋਗਰਾਮੇਬਲ ਗੇਟ ਐਰੇ ਦਾ ਸੰਖੇਪ ਰੂਪ ਹੈ, ਦੋਵਾਂ ਦਾ ਫੰਕਸ਼ਨ ਮੂਲ ਰੂਪ ਵਿੱਚ ਇੱਕੋ ਜਿਹਾ ਹੈ, ਪਰ ਲਾਗੂ ਕਰਨ ਦਾ ਸਿਧਾਂਤ ਥੋੜ੍ਹਾ ਵੱਖਰਾ ਹੈ, ਇਸਲਈ ਅਸੀਂ ਕਦੇ-ਕਦਾਈਂ ਸਮੂਹਿਕ ਤੌਰ 'ਤੇ ਦੋਵਾਂ ਵਿਚਕਾਰ ਅੰਤਰ ਨੂੰ ਨਜ਼ਰਅੰਦਾਜ਼ ਕਰ ਸਕਦੇ ਹਾਂ। ਪ੍ਰੋਗਰਾਮੇਬਲ ਤਰਕ ਯੰਤਰ ਜਾਂ CPLD/FPGA ਵਜੋਂ ਜਾਣਿਆ ਜਾਂਦਾ ਹੈ।CPLD/FPGas ਦਾ ਉਤਪਾਦਨ ਕਰਨ ਵਾਲੀਆਂ ਕਈ ਕੰਪਨੀਆਂ ਹਨ, ਸਭ ਤੋਂ ਵੱਡੀਆਂ ਤਿੰਨ ਅਲਟੇਰਾ, XILINX, ਅਤੇ LAT-TICE ਹਨ।CPLD ਡੀਕੰਪੋਜ਼ੀਸ਼ਨ ਕੰਬੀਨੇਟੋਰੀਅਲ ਲੌਜਿਕ ਫੰਕਸ਼ਨ ਬਹੁਤ ਮਜ਼ਬੂਤ ਹੈ, ਇੱਕ ਮੈਕਰੋ ਯੂਨਿਟ ਇੱਕ ਦਰਜਨ ਜਾਂ 20-30 ਤੋਂ ਵੱਧ ਕੰਬੀਨੇਟੋਰੀਅਲ ਤਰਕ ਇਨਪੁਟ ਨੂੰ ਕੰਪੋਜ਼ ਕਰ ਸਕਦਾ ਹੈ।ਹਾਲਾਂਕਿ, FPGA ਦਾ ਇੱਕ LUT ਸਿਰਫ 4 ਇਨਪੁਟਸ ਦੇ ਸੰਯੋਜਕ ਤਰਕ ਨੂੰ ਸੰਭਾਲ ਸਕਦਾ ਹੈ, ਇਸਲਈ CPLD ਗੁੰਝਲਦਾਰ ਮਿਸ਼ਰਨ ਤਰਕ ਜਿਵੇਂ ਕਿ ਡੀਕੋਡਿੰਗ ਨੂੰ ਡਿਜ਼ਾਈਨ ਕਰਨ ਲਈ ਢੁਕਵਾਂ ਹੈ।ਹਾਲਾਂਕਿ, FPGA ਦੀ ਨਿਰਮਾਣ ਪ੍ਰਕਿਰਿਆ ਇਹ ਨਿਰਧਾਰਤ ਕਰਦੀ ਹੈ ਕਿ FPGA ਚਿੱਪ ਵਿੱਚ ਮੌਜੂਦ LUTs ਅਤੇ ਟਰਿਗਰਾਂ ਦੀ ਗਿਣਤੀ ਬਹੁਤ ਵੱਡੀ ਹੈ, ਅਕਸਰ ਹਜ਼ਾਰਾਂ ਦੀ ਗਿਣਤੀ ਵਿੱਚ, CPLD ਆਮ ਤੌਰ 'ਤੇ ਸਿਰਫ 512 ਲਾਜ਼ੀਕਲ ਯੂਨਿਟਾਂ ਨੂੰ ਪ੍ਰਾਪਤ ਕਰ ਸਕਦਾ ਹੈ, ਅਤੇ ਜੇਕਰ ਚਿੱਪ ਦੀ ਕੀਮਤ ਨੂੰ ਲਾਜ਼ੀਕਲ ਦੀ ਸੰਖਿਆ ਨਾਲ ਵੰਡਿਆ ਜਾਂਦਾ ਹੈ ਯੂਨਿਟਾਂ, FPGA ਦੀ ਔਸਤ ਲਾਜ਼ੀਕਲ ਯੂਨਿਟ ਲਾਗਤ CPLD ਨਾਲੋਂ ਬਹੁਤ ਘੱਟ ਹੈ।ਇਸ ਲਈ ਜੇਕਰ ਡਿਜ਼ਾਇਨ ਵਿੱਚ ਵੱਡੀ ਗਿਣਤੀ ਵਿੱਚ ਟਰਿਗਰਸ ਵਰਤੇ ਜਾਂਦੇ ਹਨ, ਜਿਵੇਂ ਕਿ ਇੱਕ ਗੁੰਝਲਦਾਰ ਟਾਈਮਿੰਗ ਤਰਕ ਤਿਆਰ ਕਰਨਾ, ਤਾਂ ਇੱਕ FPGA ਦੀ ਵਰਤੋਂ ਕਰਨਾ ਇੱਕ ਵਧੀਆ ਵਿਕਲਪ ਹੈ।
ਹਾਲਾਂਕਿ FPGA ਅਤੇ CPLD ਦੋਵੇਂ ਪ੍ਰੋਗਰਾਮੇਬਲ ASIC ਯੰਤਰ ਹਨ ਅਤੇ ਇਹਨਾਂ ਦੀਆਂ ਬਹੁਤ ਸਾਰੀਆਂ ਸਾਂਝੀਆਂ ਵਿਸ਼ੇਸ਼ਤਾਵਾਂ ਹਨ, CPLD ਅਤੇ FPGA ਦੀ ਬਣਤਰ ਵਿੱਚ ਅੰਤਰ ਦੇ ਕਾਰਨ, ਉਹਨਾਂ ਦੀਆਂ ਆਪਣੀਆਂ ਵਿਸ਼ੇਸ਼ਤਾਵਾਂ ਹਨ:
- CPLD ਵਿਭਿੰਨ ਐਲਗੋਰਿਦਮ ਅਤੇ ਸੰਯੋਜਕ ਤਰਕ ਨੂੰ ਪੂਰਾ ਕਰਨ ਲਈ ਵਧੇਰੇ ਅਨੁਕੂਲ ਹੈ, ਅਤੇ FPGA ਕ੍ਰਮਵਾਰ ਤਰਕ ਨੂੰ ਪੂਰਾ ਕਰਨ ਲਈ ਵਧੇਰੇ ਅਨੁਕੂਲ ਹੈ।ਦੂਜੇ ਸ਼ਬਦਾਂ ਵਿੱਚ, FPGA ਫਲਿੱਪ-ਫਲਾਪ ਅਮੀਰ ਢਾਂਚੇ ਲਈ ਵਧੇਰੇ ਢੁਕਵਾਂ ਹੈ, ਜਦੋਂ ਕਿ CPLD ਫਲਿੱਪ-ਫਲਾਪ ਸੀਮਿਤ ਅਤੇ ਉਤਪਾਦ ਮਿਆਦ ਦੇ ਅਮੀਰ ਢਾਂਚੇ ਲਈ ਵਧੇਰੇ ਢੁਕਵਾਂ ਹੈ।
- CPLD ਦਾ ਨਿਰੰਤਰ ਰੂਟਿੰਗ ਢਾਂਚਾ ਇਹ ਨਿਰਧਾਰਤ ਕਰਦਾ ਹੈ ਕਿ ਇਸਦੀ ਸਮੇਂ ਦੀ ਦੇਰੀ ਇਕਸਾਰ ਅਤੇ ਅਨੁਮਾਨਯੋਗ ਹੈ, ਜਦੋਂ ਕਿ FPGA ਦਾ ਖੰਡਿਤ ਰੂਟਿੰਗ ਢਾਂਚਾ ਇਹ ਨਿਰਧਾਰਤ ਕਰਦਾ ਹੈ ਕਿ ਇਸਦੀ ਦੇਰੀ ਅਨੁਮਾਨਿਤ ਨਹੀਂ ਹੈ।
- ਪ੍ਰੋਗਰਾਮਿੰਗ ਵਿੱਚ CPLD ਨਾਲੋਂ FPGA ਵਿੱਚ ਵਧੇਰੇ ਲਚਕਤਾ ਹੈ।
- CPLD ਨੂੰ ਇੱਕ ਸਥਿਰ ਅੰਦਰੂਨੀ ਸਰਕਟ ਦੇ ਤਰਕ ਫੰਕਸ਼ਨ ਨੂੰ ਸੋਧ ਕੇ ਪ੍ਰੋਗਰਾਮ ਕੀਤਾ ਜਾਂਦਾ ਹੈ, ਜਦੋਂ ਕਿ FPGA ਅੰਦਰੂਨੀ ਕੁਨੈਕਸ਼ਨ ਦੀ ਵਾਇਰਿੰਗ ਨੂੰ ਬਦਲ ਕੇ ਪ੍ਰੋਗਰਾਮ ਕੀਤਾ ਜਾਂਦਾ ਹੈ।
- Fpgas ਨੂੰ ਤਰਕ ਗੇਟਾਂ ਦੇ ਅਧੀਨ ਪ੍ਰੋਗਰਾਮ ਕੀਤਾ ਜਾ ਸਕਦਾ ਹੈ, ਜਦੋਂ ਕਿ CPLDS ਨੂੰ ਤਰਕ ਬਲਾਕਾਂ ਦੇ ਅਧੀਨ ਪ੍ਰੋਗਰਾਮ ਕੀਤਾ ਜਾਂਦਾ ਹੈ।
- FPGA CPLD ਨਾਲੋਂ ਵਧੇਰੇ ਏਕੀਕ੍ਰਿਤ ਹੈ ਅਤੇ ਇਸ ਵਿੱਚ ਵਧੇਰੇ ਗੁੰਝਲਦਾਰ ਵਾਇਰਿੰਗ ਬਣਤਰ ਅਤੇ ਤਰਕ ਲਾਗੂ ਹੈ।
ਆਮ ਤੌਰ 'ਤੇ, CPLD ਦੀ ਬਿਜਲੀ ਦੀ ਖਪਤ FPGA ਤੋਂ ਵੱਧ ਹੁੰਦੀ ਹੈ, ਅਤੇ ਏਕੀਕਰਣ ਦੀ ਡਿਗਰੀ ਜਿੰਨੀ ਜ਼ਿਆਦਾ ਹੁੰਦੀ ਹੈ, ਓਨਾ ਹੀ ਸਪੱਸ਼ਟ ਹੁੰਦਾ ਹੈ।
